本专栏的订阅说明、导航直达

（1）为什么成了付费专栏？

知识付费时代，多做一些尝试
免费内容非常容易被其他网站爬虫获取，付费是某种意义上的版权保护
付费即意味着责任，有利于提高专栏质量，驱使作者对读者、对内容更负责

（2）是什么样的内容和形式？

本专栏内容均为与FPGA相关的接口与协议，是真真正正能用起来的实战内容：

详细的理论分析
基于FPGA开发平台的仿真调试
FPGA开发板的实战教学，文末送工程文件
评论区或私信答疑，在能力范围内都尽量解答关于专栏内文章的疑问

（3）文章更新情况与导航

本专栏目前已完成的接口有：

1、串口UART

串口（UART）的FPGA实现

基于FPGA的任意字节数的串口接收

基于FPGA的任意字节数的串口发送

2、SPI

FPGA实现的SPI协议（一）----SPI驱动

FPGA实现的SPI协议（二）----基于SPI接口的FLASH芯片M25P16的使用

3、IIC

FPGA实现IIC协议（一）----初识IIC总线

FPGA实现IIC协议（二）----IIC总线的FPGA实现（单次读写驱动）

4、Aurora（部分更新）

一天上手Aurora 8B/10B IP核（1）----如何理解Aurora 8B/10B协议？

一天上手Aurora 8B/10B IP核（2）----Aurora概述及数据接口（Framing接口、Streaming接口）

一天上手Aurora 8B/10B IP核（3）----时钟、复位与状态指示

一天上手Aurora 8B/10B IP核（4）----从Streaming接口的官方例程学起

一天上手Aurora 8B/10B IP核（5）----从Framing接口的官方例程学起

5、AXI4-Stream

带你快速入门AXI4总线--AXI4-Stream篇（1）----AXI4-Stream总线

带你快速入门AXI4总线--AXI4-Stream篇（2）----XILINX AXI4-Stream接口IP源码仿真分析

带你快速入门AXI4总线--AXI4-Stream篇（3）----详解XILINX IP AXI4 STREAM DATA FIFO

6、AXI4-Lite

带你快速入门AXI4总线--AXI4-Lite篇（1）----AXI4-Lite总线

带你快速入门AXI4总线--AXI4-Lite篇（2）----XILINX AXI4-Lite接口IP源码仿真分析（Slave接口）

带你快速入门AXI4总线--AXI4-Lite篇（3）----XILINX AXI4-Lite接口IP源码仿真分析（Master接口）

7、AXI4-Full

带你快速入门AXI4总线--AXI4-Full篇（1）----AXI4-Full总线

带你快速入门AXI4总线--AXI4-Full篇（2）----XILINX AXI4-Full接口IP源码仿真分析（Slave接口）

带你快速入门AXI4总线--AXI4-Full篇（3）----XILINX AXI4-Full接口IP源码仿真分析（Master接口）

8、SDRAM

相信我，SDRAM真的不难（一）----初识SDRAM

相信我，SDRAM真的不难（二）----初始化操作

相信我，SDRAM真的不难（三）----自动刷新操作

相信我，SDRAM真的不难（四）----写操作（页突发模式）

相信我，SDRAM真的不难（五）----读操作（页突发模式）

相信我，SDRAM真的不难（六）----仲裁模块

相信我，SDRAM真的不难（七）----综合读写模块（无FIFO）

相信我，SDRAM真的不难（八）----综合读写模块（FIFO）

相信我，SDRAM真的不难（九）----基于SDRAM缓存的串口传图综合实战（UART + SDRAM + VGA）

SDRAM调试经验（1）----Quartus Error (176310): Can‘t place multiple pins assigned to pin location Pin_F16

SDRAM调试经验（2）----关于我写入的数据是如何被覆盖掉的这件事

9、DDR3（部分更新）

快速上手Xilinx DDR3 IP核（1）----MIG IP核的介绍及配置（Native接口）

快速上手Xilinx DDR3 IP核（2）----MIG IP核的官方例程与读写测试模块（Native接口）

快速上手Xilinx DDR3 IP核（3）----把MIG IP核封装成一个FIFO（上）（Native接口）

快速上手Xilinx DDR3 IP核（4）----把MIG IP核封装成一个FIFO（下）（Native接口）

后续的更新计划：