高速接口

        传输速率达到Gbit/s

硬件上的高速接口 

        SFP  VPX  FMC等

软件上的高速接口

        高速接口的IP核 ，起到串并转换等作用 ，一般高速接口就调用IP核

auroraIP核

        将有效数据打包成aurora帧格式再通过gt收发器传输出去  ，一般用在两个fpga之间通信

        高速接口的IO都在 MGT bank上，一个bank有四对lane，两对差分时钟，一个lane就是tx和rx

时钟架构

        ref_clk频率固定  — 125Mhz

        init_clk和drp_clk可以由外部晶振或者内部PLL得到，频率不固定 

        对于时钟只需要会配置

        tx_out_clk发送给用户端使用

复位设计

        系统复位和gt_rest都是高复位，gt_rest是整个IP核复位，系统复位是部分IP核复位，gt_rest至少在init_clk下保持10个周期，gt_rest就是让user_clk不稳定一段时间才稳定

            系统复位至少在user_clk下保持10个周期

        实际项目可以先进行gt_rest,等user_clk稳定后再进行系统复位