创建PL端的vivado工程在 pl_only_led中已经介绍过了，这里直接从创建好设计文件开始

打开设计文件修改里面代码，代码我也提供了，在工程文件夹下的file文件夹中

15eg这块板子有俩个外部晶振，分别时200M和74.25 M我们可以在原理图中找到，其中200M的时钟时差分信号，我们在使用时需要把差分信号改为单端信号，可以使用官方自带的 demo 把差分信号转换为单端信号，IBUFDS 模块有一个输出两个输入，其中O为输出的单端时钟，I和IB为输入的差分时钟。再使用俩个寄存器计数，在同样的位数时点亮不同的led灯。

点击Add Sources，添加引脚约束文件

点击Create File新建设计文件，填入设计文件名称，添加完成点击Finish

打开引脚约束文件根据原理图添加引脚绑定与约束，pins.xdc文件我也会放在file文件夹中

点击Generate Bitstream 生成Bit文件

等待生成bit文件时把开发板的电压和JTAG线链接好，并且把JTAG模式设置为0000，开启电源开关

Bit文件生成完毕后，点击Open Target->Auto Connet

软件会自动识别器件，右键xzu15_0点击Program Device烧录Bit文件

选择Bit流文件地址，bit文件在工程目录下的 ***.runs 文件夹，下的impl_1文件夹中，点击program进行烧录

观察开发板，由于时钟不同俩个小灯闪烁的频率也不同