画FPGA芯片引脚封装图（原理），第一是参考开发板(根据一下描述了解总览），第二是研究Datasheet.
ASCII Pinout File

Zynq-7000 All Programmable SoC Packaging and Pinout(UG585)

1. Pacakge overview
1.1，PS引脚见UG585，Zynq-7000 All Programmable SoC Technical Reference Manual
1.2， Cofiguration


1.3, GPX资源，
Some part don’t have GTP transciever.

1.4， PS(SIO) & PS引脚的数量

2. 引脚定义
Config, Power, PS(上电时序, reset, ddr, MIO,）, PL(XADC, MGTx, PL clock)
Pin out diagram, I/O bank, memory grouping

XADC in PL

CLK for each bank

3. ASCII package pin
https://www.xilinx.com/support/packagefiles/zynq7000-pkgs.htm

ASCII Pinout File/Package diagram
找到对应的引脚IO map(ASCII package pin)