/串形式构成的 8 位字长的运算器。右方为低 4 位运算芯片，左方为高 4 位运算芯片。低位芯片的进位输出端 Cn+4 与高位芯片的进位输入端 Cn 相连，使低 4 位运算产生的进位送进高 4位运算中。低位芯片的进位输入端 Cn 可与外来进位相连，高位芯片的进位输出引至外部。 两个芯片的控制端 S0～S3 和 M 各自相连，其控制电平见下表。

为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器 DR1、DR2(用锁存器 74LS273 实现)来锁存数据。要将内总线上的数据锁存到 DR1 或 DR2 中，则锁存器74LS273 的控制端 LDDR1 或 LDDR2 须为高电平。当 T4 脉冲来到的时候，总线上的数据就被锁存进 DR1 或 DR2 中了。

为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门(用 74LS245 实现)。若要将运算结果输出到总线上，则要将三态门 74LS245 的控制端 ALU-B 置低电平。否则输出高阻态。

数据输入单元(实验板上印有 INPUT DEVICE)用以给出参与运算的数据。其中，输入开关经过一个三态门(74LS245)和内总线相连，该三态门的控制信号为 SW-B，取低电时，开关上的数据则通过三态门而送入内总线中。

总线数据显示灯(在 BUS UNIT 单元中)已与内总线相连，用来显示内总线上的数据。