一、课程介绍：
从7系列FPGA开始，Xilinx提出了Vivado Design Suite设计软件，提供全新构建的SoC 增强型、以 IP 和系统为中心的下一代开发环境，以解决系统级集成和实现的生产力瓶颈。同时，Xilinx专门针对Vivado推出了UltraFast 设计方法。UltraFast设计方法能加快面市步伐，快速调节数据源、约束条件与设置，以便精确预测设计进度。具体来说，UltraFast涵盖：电路板与器件规划、设计创建和 IP 集成、实现和设计收敛、配置和硬件调试这4个方面。
课程讲师来自相关领域科研一线，具有扎实的理论功底和丰富的实践经验。课程内容结合了国外同类培训课程内容和培训讲师的科研教学实践，理论丰富，实验合理，具有非常强的系统性和实用性，可以引导学员快速提高FPGA数字系统设计水平，更快创建设计，缩短开发时间，降低开发成本。
二、主办单位：
中国高科技产业化研究会智能信息处理分会
北京中际赛威文化发展有限公司
北京中际孚歌科技有限公司
北京中际荣威科技有限公司
三、研修时间：2019年8月30-31日(29日报到)
四、研修地点：上海(具体地点及路线图详见报到通知)
五、培训对象：
课程适合于FPGA器件进行科研和产品开发具有中等以上水平及对7系列FPGA有一定了解及熟悉的工程技术人员，也适合于相关专业领域具有相当水平的教师和研究生。
六、工具平台：
硬件平台：XUP Nexys4 DDR板卡
软件平台：vivado 2018
七、授课形式：本课程采用理论讲解与上机练习相结合的方式
八、授课大纲
7.1 7系列和Ultrascale的FPGA特征
7系列和Ultrascale的FPGA电源、配置电路；
7系列和Ultrascale的FPGA管脚分配策略；
7系列和Ultrascale的FPGA系统设计方法和策略，
时钟和管脚分配技巧；
7系列和Ultrascale的FPGA和ZYNQ系统注意事项；
典型工程实例剖析；
7.2 Vivado入门实践
Vivado先进性说明以及开发模式；
Vivado环境下时序与管脚约束XDC说明与实例；
Vivado代码管理模式；
Vivado开发流程：创建工程、IP核、仿真、综合、实现、下载以及硬件调试；
Vivado FPGA验证工具，平面视图、时序分析、脚本技术等高级设计方法；
基于Vivado的加密可靠性设计；
用户自定义IP核的开发、集成和调用；
典型实例辅助设计；
7.3 UltraFast 设计方法
管脚分配和PCB板卡设计建议；
FPGA代码建议技巧，涉及最基本的寄存器、状态机、调试逻辑、ROM和RAM以及DSP架构；
参数、属性和约束的综合使用，打造可维可测的高效代码；
Vivado设计和实现策略以及自顶向下/自下向上设计流程剖析，简要说明传统模式和动态可重构差异；
综合、实现属性以及脚本相结合的高效FPGA设计方法；
7.4 Tcl脚本开发
Tcl语言基础，包括Tcl背景和语法、在Vivado IDE使用Tcl脚本、Tcl的“钩子”脚本；
基于Tcl定制Vivado实现流程：用Tcl定制实现流程、增量流程设计；
基于Tcl的工程模式开发流程；
基于Tcl的无工程模式开发流程；
九、授课讲师：
田老师：工学博士，毕业于北京邮电大学信号与信息处理专业。目前主要从事无线通信中的信号处理研究工作，负责和参与过多个百万门级FPGA(从Virtex 2 Pro到目前的7系列芯片)开发项目，包括WCDMA基站原型机、VPX架构信号处理平台等重大科研项目，部分设计已投入市场，取得了较大的经济效益。此外，编写了多本Xilinx大学合作计划指定教材，涉及Xilinx公司最新版本的开发软件使用教程。主讲过多场培训，深受学员好评。
十、收费标准：3500元/人，含资料、午餐、课时费、证书。
十一、课程咨询：010-64113137
