1. I/O 设备

“ I/O ” 就是“ 输入/输出 ”（lnput/Output）

I/O 设备就是可以将数据输入到计算机，或者可以接收计算机输出数据的外部设备，属于计算机中的硬件部件。

UNIX系统将外部设备抽象为一种特殊的文件， 用户可以使用与文件操作相同的方式对外部设备进行操作。

Write：向外部设备写出数据。

Read：向外部设备读入数据。

1.1. I/O 设备的分类

1.1.1. 按使用特性

• 人机交互类外设：鼠标、键盘、打印机等。—— 用于人机交互 —— 数据传输速度慢
• 存储设备：移动硬盘、光盘等。 —— 用于数据存储 —— 数据传输速度快
• 网络通信设备：调制解调器等。 —— 用于网络通信 —— 数据传输速度介于上面两者之间

1.1.2. 按传输速率

• 低速设备：鼠标、键盘等 —— 传输速率为每秒几个到几百字节。
• 中速设备：如激光打印机等 —— 传输速率为每秒数千至上万个字节。
• 高速设备：如磁盘等 —— 传输速率为每秒数千字至千兆字节。

1.1.3. 按信息交换的单位

• 块设备：如磁盘等 ―― 数据传输的基本单位是 “ 块” 。—— 传输速率较高，可寻址，即对它可随机地读/写任一块。
• 字符设备：鼠标、键盘等 ―― 数据传输的基本单位是字符。—— 传输速率较慢，不可寻址，在输入/输出时常采用中断驱动方式。

2. I/O 控制器

2.1. 机械部件 vs 电子部件

• l/O 设备的机械部件主要用来执行具体 l/O 操作。

如我们看得见摸得着的鼠标/键盘的按钮；显示器的LED屏；移动硬盘的磁臂、磁盘盘面。

• l/O 设备的电子部件通常是一块插入主板扩充槽的印刷电路板。

CPU 无法直接控制 I/O 设备的机械部件，因此 I/O 设备还要有一个电子部件作为 CPU 和 I/O 设备机械部分之间的 “中介”, 用于实现CPU对设备的控制。

这个电子部件就是 I/O 控制器，又称设备控制器。

CPU可控制 I/O 控制器，又由 I/O 控制器来控制设备的机械部件。

2.2. I/O 控制器的功能

1、接受和识别 CPU 发出的命令

​ 如 CPU 发来的 read/write 命令，I/O 控制器中会有相应的控制寄存器来存放命令和参数。

2、向 CPU 报告设备的状态

​ I/O 控制器中会有相应的状态寄存器，用于记录 I/O 设备的当前状态。如：1表示空闲，0表示忙碌。

3、数据交换

​ I/O 控制器中会设置相应的数据寄存器。

​ 输出时，数据寄存器用于暂存CPU发来的数据，之后再由控制器传送设备。

​ 输入时，数据寄存器用于暂存设备发来的数据，之后CPU从数据寄存器中取走数据。

4、地址识别

​ 类似于内存的地址，为了区分设备控制器中的各个寄存器，也需要给各个寄存器设置一个特定的“地址”。

​ I/O 控制器通过 CPU 提供的 “ 地址 ” 来判断 CPU 要读/写的是哪个寄存器。

2.3. I/O 控制器的组成

1、 CPU与控制器的接口：用于实现 CPU 与控制器之间的通信，CPU 通过控制线发出命令，通过地址线指明要操作的设备，通过数据线来取出输入数据，或放入输出数据。

2、 I/O逻辑：负责接收和识别 CPU 的各种命令, 并负责对设备发出命令。

3、 控制器与设备的接口：用于实现控制器与设备之间的通信。

值得注意的小细节：

① 一个 I/O 控制器可能会对应多个设备；

② 数据寄存器、控制寄存器、状态寄存器可能有多个（如：每个控制/状态寄存器对应一个具体的设备），且这些寄存器都要有相应的地址，才能方便CPU操作。有的计算机会让这些寄存器占用内存地址的一部分，称为内存映像 I/O；另一些计算机则采用 I/O 专用地址，即寄存器独立编址。

3. I/O 控制方式

即用什么样的方式来控制 I/O 设备的数据读/写。

3.1. 程序直接控制方式

通过 轮询 实现，以读操作为例。

数据传送的单位：每次读/写一个字。

数据的流向：

​ 读操作（数据输入）：I/O 设备 → CPU → 内存

​ 写操作（数据输出）：内存 → CPU → I/O 设备

每个字的读/写都需要CPU的帮助。

优点：实现简单。在读/写指令之后，加上实现循环检查的一系列指令即可。（因此才称为“程序直接控制方式”）

缺点：CPU 和 I/O 设备只能I/O串行工作，CPU 需要一直轮询检查，长期处于"忙等"状态，CPU 利用率低。

3.2. 中断驱动方式

引入中断机制。

由于 I/O 设备速度很慢，因此在 CPU 发出读/写命令后，可将等待 I/O 的进程阻塞，先切换到别的进程执行。当 I/O 完成后，控制器会向 CPU 发出一个中断信号，CPU检测到中断信号后，会保存当前进程的运行环境信息，转去执行中断处理程序处理该中断。

处理中断的过程中，CPU从 I/O 控制器读一个字的数据传送到 CPU 寄存器，再写入主存。接着，CPU恢复等待 I/O 的进程（或其他进程）的运行环境，然后继续执行。

注意：

① CPU 会在每个指令周期的末尾检查中断；

② 中断处理过程中需要保存、恢复进程的运行环境,这个过程是需要一定时间开销的。可见，如果中断发生的频率太高，也会降低系统性能。

CPU干预的频率：

每次 I/O 操作开始之前、完成之后需要 CPU 介入。

等待 I/O 完成的过程中 CPU 可以切换到别的进程执行。

数据传送的单位：每次读/写一个字。

数据的流向：

​ 读操作（数据输入）：I/O 设备 → CPU → 内存

​ 写操作（数据输出）：内存 → CPU → I/O 设备

优点：与 “ 程序直接控制方式 ” 相比，在“中断驱动方式”中，I/O 控制器会通过中断信号主动报告I/O 已完成，CPU不再需要不停地轮询。CPU 和 I/O 设备可并行工作，CPU利用率得到明显提升。

缺点：每个字在 I/O 设备与内存之间的传输，都需要经过 CPU。而频繁的中断处理会消耗较多的CPU时间。

3.3. DMA方式

DMA方式（Direct Memory Access，直接存储器存取）。

主要用于块设备的 I/O 控制，相对于 “中断驱动方式 ” 有这样几个改进：

① 数据的传送单位是 “ 块 ”。不再是一个字、一个字的传送；

② 数据的流向是从设备直接放入内存，或者从内存直接到设备。不再需要 CPU 作为“快递小哥”

③ 仅在传送一个或多个数据块的开始和结束时，才需要CPU干预。

• DR (Data Register，数据寄存器)：暂存从设备到内存，或从内存到设备的数据。

• MAR (Memory Address Register，内存地址寄存器)：在输入时，MAR表示数据应放到内存中的什么位置；输出时MAR表示要输出的数据放在内存中的什么位置。

• DC(Data Counter，数据计数器)：表示剩余要读/写的字节数。

• CR (Command Register，命令/状态寄存器)：用于存放 CPU 发来的 I/O 命令，或设备的状态信息。

CPU干预的频率：仅在传送一个或多个数据块的开始和结束时，才需要CPU干预。

数据传送的单位：每次读/写一个或多个块

• 每次读写的只能是连续的多个块，且这些块读入内存后在内存中也必须是连续的

数据的流向：

读操作（数据输入）： I/O 设备 → 内存

写操作（数据输出）：内存 → I/O 设备

优点：数据传输以“块”为单位，CPU 介入频率进一步降低。数据的传输不再需要先经过 CPU 再写入内存，数据传输效率进一步增加。CPU 和 I/O 设备的并行性得到提升。

缺点：CPU 每发出一条 I/O 指令，只能读/写一个或多个连续的数据块。如果要读/写多个离散存储的数据块，或者要将数据分别写到不同的内存区域时，CPU要分别发出多条 I/O 指令，进行多次中断处理才能完成。

3.4. 通道控制方式

通道：一种硬件，可以理解为是 “ 弱鸡版的 CPU ”。通常可以识别并执行一系列的通道指令。

与 CPU 相比，通道可以执行的指令很单一，并且通道程序是放在主机内存中的，也就是说通道与CPU 共享内存。

CPU 干预的频率：极低，通道会根据 CPU 的指示执行相应的通道程序，只有完成一组数据块的读/写后才需要发出中断信号，请求 CPU 干预。

数据传送的单位：每次读/写一组数据块。

数据的流向〈在通道的控制下进行)

读操作（数据输入）：I/O 设备 → 内存

写操作（数据输出）：内存 → I/O 设备

优点：CPU、通道、I/O 设备可并行工作，资源利用率很高。

缺点：实现复杂，需要专门的通道硬件支持。

4. I/O 软件层次结构

• 越上面的层次越接近用户，越下面的层次越接近硬件。
• 每一层会利用下层提供的服务，实现某些功能，并屏蔽实现的具体细节，向高层提供服务（封装思想）。

用户层软件：实现与用户交互的接口，向上提供方便易用的库函数。

设备独立性软件：

① 向上层提供统一的调用接口（如read/write系统调用）；

② 设备的保护；

③ 差错处理；

④ 设备的分配与回收；

⑤ 数据缓冲区管理；

⑥ 建立逻辑设备名到物理设备名的映射关系；根据设备类型选择调用相应的驱动程序……

设备驱动程序：设置设备寄存器、检查设备状态。

中断处理程序：进行中断处理。

硬件：执行 I/O 操作，有机械部分、电子部分组成。

5. I/O 核心子系统

I/O 核心子系统要实现的功能其实就是中间三层要实现的功能。

I/O 调度：用某种算法确定一个好的顺序来处理各个 I/O 请求。（比如磁盘调度）

设备保护：

操作系统需要实现文件保护功能，不同的用户对各个文件有不同的访问权限。

在 UNIX 系统中，设备被看做是一种特殊的文件，每个设备也会有对应的FCB。

当用户请求访问某个设备时，系统根据FCB中记录的信息来判断该用户是否有相应的访问权限，以此实现“设备保护”的功能。

5.1. 假脱机技术（SPOOLing技术）

5.1.1. 脱机技术

5.1.2. 假脱机技术

“假脱机技术”，又称“SPOOLing 技术”，用软件的方式模拟脱机技术。SPOOLing 系统的组成如下：

打印机是一种 " 独占式设备 "，但是可以用SPOOLing技术改造成 " 共享设备 "。

6. 设备的分配与回收

6.1. 安全分配 vs 不安全分配

从进程运行的安全性上考虑，设备分配有两种方式：

1、安全分配方式：为进程分配一个设备后就将进程阻塞，本次 I/O 完成后才将进程唤醒。

一个时段内每个进程只能使用一个设备

优点：破坏了 “ 请求和保持 ” 条件，不会死锁。

缺点：对于一个进程来说，CPU 和 I/O 设备只能串行工作。

2、不安全分配方式：进程发出 I/O 请求后，系统为其分配 I/O 设备，进程可继续执行，之后还可以发出新的 I/O 请求。只有某个 I/O 请求得不到满足时才将进程阻塞。

一个进程可以同时使用多个设备

优点：进程的计算任务和 I/O 任务可以并行处理，使进程迅速推进。

缺点：有可能发生死锁（死锁避免、死锁的检测和解除)。

6.2. 静态分配 vs 动态分配

静态分配：进程运行前为其分配全部所需资源，运行结束后归还资源。

动态分配：进程运行过程中动态申请设备资源

6.3. 设备分配管理中的数据结构

设备、控制器、通道之间的关系

一个通道可控制多个设备控制器，每个设备控制器可控制多个设备。

6.3.1. 设备控制表（DCT）

系统为每个设备配置一张DCT，用于记录设备情况。

6.3.2. 控制器控制表（COCT）

每个设备控制器都会对应一张COCT。操作系统根据COCT的信息对控制器进行操作和管理。

6.3.3. 系统设备表（SDT）

记录了系统中全部设备的情况，每个设备对应一个表目。

6.4. 设备分配的步骤

① 根据进程请求的物理设备名查找SDT。（注：物理设备名是进程请求分配设备时提供的参数）

② 根据SDT找到DCT，若设备忙碌则将进程PCB挂到设备等待队列中，不忙碌则将设备分配给进程。

③ 根据DCT找到COCT，若控制器忙碌则将进程PCB挂到控制器等待队列中，不忙碌则将控制器分配给进程。

④ 根据COCT找到CHCT，若通道忙碌则将进程PCB挂到通道等待队列中，不忙碌则将通道分配给进程。

缺点：

① 用户编程时必须使用 “ 物理设备名 ”，底层细节对用户不透明，不方便编程。

② 若换了一个物理设备，则程序无法运行。

③ 若进程请求的物理设备正在忙碌，则即使系统中还有同类型的设备，进程也必须阻塞等待。

改进方法：

建立逻辑设备名与物理设备名的映射机制，用户编程时只需提供逻辑设备名。

7. 缓冲区管理

缓冲区是一个存储区域，可以由专门的硬件寄存器组成，也可以利用内存作为缓冲区。

使用硬件作为缓冲区的成本较高，容量较小， 一般仅用在对速度要求非常高的场合。

比如联想寄存器 ( 快表 ) 就是硬件作为缓冲区。

一般情况下， 更多的是利用内存作为缓冲区。

7.1. 缓冲区的作用

7.2. 单缓冲

假设某用户进程请求某种块设备读入若干块的数据。若采用单缓冲的策略，操作系统会在主存中为其分配一个缓冲区（若题目中没有特别说明，一个缓冲区的大小就是一个块）。

当缓冲区数据非空时，不能往缓冲区冲入数据，只能从缓冲区把数据传出；

当缓冲区为空时，可以往缓冲区冲入数据，但必须把缓冲区充满以后，才能从缓冲区把数据传出。

7.3. 双缓冲

假设某用户进程请求某种块设备读入若干块的数据。若采用双缓冲的策略，操作系统会在主存中为其分配两个缓冲区（若题目中没有特别说明，一个缓冲区的大小就是一个块)。

7.4. 循环缓冲区

将多个大小相等的缓冲区链接成一个循环队列。
注：以下图示中，橙色表示已充满数据的缓冲区，绿色表示空缓冲区。

7.5. 缓冲池

缓冲池由系统中共用的缓冲区组成。

这些缓冲区按使用状况可以分为：

1、空缓冲队列

2、装满输入数据的缓冲队列（输入队列）

3、装满输出数据的缓冲队列（输出队列）。

根据一个缓冲区在实际运算中扮演的功能不同，又设置了四种工作缓冲区：

1、用于收容输入数据的工作缓冲区（hin)

2、用于提取输入数据的工作缓冲区（sin)

3、用于收容输出数据的工作级冲区( hout）

4、用于提取输出数据的工作缓冲区（sout）。