目前在用STM32G070做项目,其中PD2+TIMER3去模拟PWM,PD0用作按键检测,测试发现PD0低电平检测没有问题,高电平检测不到,电路图如下图所示:
用万用表测试电平,高电平1.0V左右,首先怀疑硬件问题,把光电开关拔掉,P16悬空发现还是1.0V,后面电阻和电容也没有短路;再查软件,把IO口看了下,PD0初始化也看了,没有问题,想不通了,于是百度下,搜到下面这篇文章:STM32G070单片机 PD0 PB15引脚内部下拉使用需要主意。
项目场景:
STM23G070单片机的PD0引脚作为开漏输出的时候,外部接了一个51K上拉电阻到5V,想让PD0开漏输出高的时候是5V,开漏输出低的时候是0V。
问题描述:
STM23G070单片机的PD0引脚作为开漏输出的时候,外部接了一个51K上拉电阻到5V,单独测试PD0的时候是可以正常的,开漏输出高的时候5V,低的时候可以到0V,但是一旦PD1推挽输出输出高之后,情况就变了,在PD1推挽输出高情况下,PD0开漏输出高的时候却始终只有2.4V,输出低的时候是0V,正常的。
原因分析:
查阅STM32G0数据手册可知
这个引脚的电平类型为FT_c,我们知道FT是容忍5V的意思,那么FT_c是什么意思?不妨看看说明:
然后去用户手册查看GPIO相关说明,找到以下内容:
基本上了解状况了,再看一下相关寄存器说明:
具体说明:
;
寄存器操作:
SYSCFG->CFGR1 |= 0x00600;
其实PA8和PA15也是这样的。如果我们不需要这个下拉电阻,需要按照上面的操作调整一下。
即TYPE-C充电管理的相关引脚,所以才会有这样的设置。若想进一步了解TYPE-C相关知识,可以自行查找相关资料。
于是按着提示修改:
LL_APB2_GRP1_EnableClock(LL_APB2_GRP1_PERIPH_SYSCFG);LL_SYSCFG_DisableDBATT(LL_SYSCFG_UCPD1_STROBE | LL_SYSCFG_UCPD2_STROBE);
或者
LL_APB2_GRP1_EnableClock(LL_APB2_GRP1_PERIPH_SYSCFG);SYSCFG->CFGR1 |=0x00000600;
再测试,正常。