大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。

今天和大侠简单聊聊使用LativeLink时，DO文件编制步骤，话不多说，上货。

端午安康

1. 按照LativeLink方式，在QuartusII中点击[EDA RTL Simulation]或[EDA Gate level Simulation]；

2. 在ModelSim的Sim窗口中，选择添加下层模块的信号；

3. 修改信号的显示格式；

4. 保存信号波形：点击[File]-[Save Format...]或者点击存盘图标，保存为”wave_.do”；

5. 打开LativeLink生成的do文件：点击[File]-[Open]或点击“Open”图标，类型修改为do，打开“_run_msim_gate_verilog.do”或“_run_msim_rtl_verilog.do”；

6. 修改其中的“add wave *”为“do wave_.do”；

7. 另存该do文件：点击[File]-[Save As...]，另外起名为“f.do”；

8. 在“Transcript”窗口的命令提示符>下试运行该do文件：> do f.do。

前仿时，在QuartusII中修改后，保存后，在ModelSim中运行该do文件即可。

后仿时，代码部分在QuartusII中修改后，需要重新全编译；Testbench修改后，保存即可。

END后续会持续更新，带来Vivado、 ISE、Quartus II 、candence等安装相关设计教程，学习资源、项目资源、好文推荐等，希望大侠持续关注。大侠们，江湖偌大，继续闯荡，愿一切安好，有缘再见！

往期推荐

• FPGA设计中，跨时钟域问题的处理

• FPGA Quartus II 设计中如何保持信号不被综合

• 如何将FPGA程序固化到外部Flash存储器

FPGA技术江湖广发江湖帖

无广告纯净模式，给技术交流一片净土，从初学小白到行业精英业界大佬等，从军工领域到民用企业等，从通信、图像处理到人工智能等各个方向应有尽有，QQ微信双选，FPGA技术江湖打造最纯净最专业的技术交流学习平台。

FPGA技术江湖微信交流群

加群主微信，备注职业+方向+名字进群

FPGA技术江湖QQ交流群

备注地区+职业+方向+名字进群