这一点先浅显理解，就好比我要造一个楼

1. 我是用现成的材料造节省?
2. 还是需要用XX材料，但是XX材料还需要现成材料造呢？

这也不一定，但是基本来说，如果使用现有资源，能够直接用，那其实是最好不过的了，这也就是Verilog设计的时候，需要注意的，应该调用更少的资源完成更多的事情，不是吗？

---

如果不理解，想想用现有的乐高零件，搭建一个楼吧，如果有很大的板子可以直接用，就没必要再用几个长条拼接了，不是吗?

---

有需求，需要某些器件的时候，应该如何设计？

1. 想想有没有现成的，如果有，是不是有必要用？
2. 如果没有，是不是可以造一个通用器件，有没有这个必要？
3. 如果用的很少，是不是只需要单独做一下就好了?

举例：CPU设计在，I型指令需要用到的的符号扩展器，如何做？再设计个模块还是直接上手？使用频率高不高，性能影响如何？

可以看看j型指令，目前来说，这条指令，太长了，如果缩短到ID阶段，那将会很好，节省了资源。