1，背景知识

验证是用于找出DUT的bug，这个过程通常是把DUT放入一个验证平台中来实现的。
一个验证平台要实现如下基本功能：
（1）验证平台要模拟DUT的各种真实使用情况，这意味着要给DUT施加各种激励，有正常的激励，也有异常的激励；有这种模式的激励，也有那种模式的激励。激励的功能是由driver来实现的。
（2）验证平台要能够根据DUT的输出来判断DUT的行为是否与预期相符合，完成这个功能的是记分板(scoreboard，也称：checker)。既然是判断，那么牵扯到两个方面：一是判断什么，需要把什么拿来判断，这里很明显是DUT的判断；二是判断的标准是什么。
（3）验证平台要收集DUT的输出并把它们传递给scoreboard，完成这个功能的是monitor。
（4）验证平台要能够给出预期结果。在记分板中提到了判断的标准，判断的标准通常就是预期。假设DUT是一个加法器，那么当它的加数和被加数中分别输入1，即输入1+1时，期待DUT输出2。当DUT在计算1+1的结果时，验证平台也必须相应完成同样的过程，也计算一次1+1。在验证平台中，完成这个过程的是参考模型(reference model)。

本篇章将从一个最简单的验证平台开始，逐步搭建起一个复杂的UVM验证平台。

2，".sv"文件搭建的UVM验证平台，包括代码块分享

第一块代码，dut.sv
这个DUT功能非常简单，通过rxd接收数据，再通过txd发送出去。其中，rx_dv是接收的数据有效指示，tx_en是发送的数据有效指示。

// UVM实战
// 最简单的验证平台module dut(clk, rst_n, rxd, rx_dv, txd, tx_en
);
input        clk;
input        rst_n;
input  [7:0] rxd;
input        rx_dv;output [7:0] txd;
output       tx_en;reg [7:0] txd;
reg       tx_en;always@(posedge clk) beginif(!rst_n)  begintxd   <= 8'b0;tx_en <= 1'b0;end  else begintxd   <= rxd;tx_en <= rx_dv;end
end
endmodule

第二块代码，my_driver.sv

UVM是一个库，在这个库中，几乎所有的东西都是使用类（class）来实现的。
driver，monitor，reference model，scoreboard等组成部分都是类。类是像SystemVerilog这些面向对象编程语言中最伟大的发明之一，是面向对象的精髓。
类有函数（function）、任务（task），通过这些function和task可以完成driver的输出激励功能。类中可以有成员变量，这些成员变量可以控制类的行为，如控制driver的行为等。当要实现一个功能时，首先想到的是从UVM的某个类派生出一个新的类，在这个新的类中实现所期望的功能。
因此，使用UVM的第一条原则是：验证平台中所有的组件应该派生自UVM中的类。

这个driver的功能非常简单，只是向rxd上发送256个随机数据，并将rx_dx信号置为高电平。当数据发送完毕后，将rx_dx信号置为低电平。在这个driver中，有两点应该引起注意：
（1）所有派生自uvm_driver的类的new函数有两个参数，一个是string类型的name，一个是uvm_component类型的parent。关于name参数，就是名字而已；关于parent参数先放一边。事实上，这两个参数是由uvm_component要求的，每一个派生自uvm_component或派生类的类在其new函数中要指明两个参数：name和parent，这是uvm_component类的一大特征。而uvm_driver是一个派生自uvm_component的类，所以也会有这两个参数。
（2）driver所做的事情几乎都在main_phase中完成。UVM由phase来管理验证平台的运行，这些phase统一以xxxx_phase来命名，且都有一个类型为uvm_phase、名字为phase的参数。main_phase是uvm_driver中预先定义好的一个任务，因此几乎可以简单地认为，实现一个driver等于实现其main_phase。

下述代码还出现了uvm_info宏。这个宏的功能于Verilog中display语句的功能类似，但是它比display语句更强大。它有三个参数：
第一个是字符串，用于把打印的信息归类；
第二个是字符串，是具体需要打印的信息；
第三个是冗余级别。
在验证平台中，某些信息非常关键，这些信息就设置为UVM_LOW；有些信息可有可无，就设置为UVM_HIGH；介于两者之间的是UVM_MEDIUM。UVM默认只显示UVM_MEDIUM或者UVM_LOW的信息。
uvm_info宏非常强大，包含了打印信息的物理文件来源、逻辑结点信息（在UVM树中的路径索引）、打印时间、对信息的分类组织以及打印的信息。 在搭建验证平台时应尽量使用uvm_info宏取代display语句。

// UVM 验证平台中的 driver应该派生自 uvm_driver，
// 下面是一个简单的 driver 
`ifndef MY_DRIVER_SV
`define MY_DRIVER_SV`include "uvm_macros.svh"  // 这是UVM的一个文件，里面包含了众多的宏定义，只需要包含一次
import uvm_pkg::*;   // 只要导入了这个库，编译器在编译my_driver.sv文件时才会认识其中的uvm——driver等类名。class my_driver extends uvm_driver;function new(string name = "my_driver", uvm_component parent = null);super.new(name, parent);endfunctionextern virtual task main_phase(uvm_phase phase);
endclasstask my_driver::main_phase(uvm_phase phase);top_tb.rxd   <= 8'b0;top_tb.rx_dv <= 1'b0;while(!top_tb.rst_n)@(posedge top_tb.clk)for(int i=0; i<256; i++) begin@(posedge top_tb.clk)top_tb.rxd   <= $urandom_range(0,255);top_tb.rx_dv <= 1'b1;`uvm_info("my_driver", "data is drived", UVM_LOW);end@(posedge top_tb.clk)top_tb.rx_dv <= 1'b0;
endtask`endif

uvm_pkg的解释：
uvm_pkg是一个开放源代码的解决方案库，用于基于IEEE 1800 SystemVerilog标准实现通用验证方法（Universal Verification Methodology，简称UVM）。UVM是一种常用的硬件验证方法学，用于验证集成电路设计的正确性。

uvm_pkg提供了一组类、函数和宏，用于建模和实现验证环境中常见的验证功能，如生成和管理事务、约束和随机性、组织测试用例、收集和报告结果等。它还定义了一套规范，描述了验证架构的结构和交互方式。

通过使用uvm_pkg，验证工程师可以更高效地编写可重用和可扩展的验证环境，加快验证开发的速度，提高项目的可靠性和生产力。

第三块代码，top_tb.sv

// 对 my_driver 实例化并且最终搭建的验证平台如下：`timescale 1ns/1ps
`include  "uvm_macros.svh"   // UVM宏
import uvm_pkg::*;  //  通过 import 语句将整个 uvm_pkg导入验证平台。// 只有导入了这个库，编译器在编译my_driver.sv文件时才会认识其中的ruvm_driver等类名。`include "my_driver.sv"      // 对 my_driver.sv 实例化module top_tb;
reg        clk;
reg        rst_n;
reg  [7:0] rxd;
reg        rx_dv;
wire [7:0] txd;
wire       tx_en;dut my_dut(
.clk(clk),
.rst_n(rst_n),
.rxd(rxd),
.rx_dv(rx_dv),
.txd(txd),
.tx_en(tx_en)
);initial beginmy_driver drv;drv = new("drv", null); // 注意这里调用new函数时，其传入的名字参数为drv。前文介绍的uvm_info宏的打印信息时出现的代表路径索引的drv就是在这里传入的参数drv。// 另外传入的parent的参数为null，在真正的验证平台中，这个参数一般不是null，这里是暂时用null。 drv.main_phase(null);// 这里调用的死my_driver 中的main_phase，在main_phase的声明中，有一个uvm_phase类型的参数phase// 在真正的验证平台中，这个参数是不需要用户理会的。这里搭建的还不是一个完整的验证平台，所以暂且传入null。$finish();
endinitial beginclk = 0;forever begin#100 clk = ~clk;end
endinitial beginrst_n = 1'b0;#1000;rst_n = 1'b1;
endendmodule

3，Questasim仿真输出

注明：参考文献：，这里有Questasim仿真时碰到的各种错误解决方案，非常有用！
1，questasim常见问题解决方案

（1）compile all，成功！

（2）simulation，仿真波形输出。