★代数环
代数环,就是由于模型的输出反馈到模块或子系统的某个输入端,如果这个输入
是直接馈入的,那么二者在同一个采样点内需得到求解,但又互相依赖,哪一方都不
能完成求解过程,使得解算器无法解算导致错误产生,这样的情况称为代数环。
图2.2-71所示为一个包含代数环的累乘模型。
即输入进行累乘的值和输出值是在同一个时刻进行的,这样的话,输入与输出都成为了未知的,出现错误,解决错误是在直接馈入的回路中加上delay延迟模块
代数环,就是由于模型的输出反馈到模块或子系统的某个输入端,如果这个输入
是直接馈入的,那么二者在同一个采样点内需得到求解,但又互相依赖,哪一方都不
能完成求解过程,使得解算器无法解算导致错误产生,这样的情况称为代数环。
图2.2-71所示为一个包含代数环的累乘模型。
即输入进行累乘的值和输出值是在同一个时刻进行的,这样的话,输入与输出都成为了未知的,出现错误,解决错误是在直接馈入的回路中加上delay延迟模块
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.mzph.cn/news/256591.shtml
如若内容造成侵权/违法违规/事实不符,请联系多彩编程网进行投诉反馈email:809451989@qq.com,一经查实,立即删除!