任意奇数倍时钟分频

题目描述
编写一个模块，对输入的时钟信号clk_in，实现任意奇数分频，要求分频之后的时钟信号占空比为50%。模块应包含一个参数，用于指定分频的倍数。

模块的接口信号图如下：

题目解读
题目要求实现任意奇数倍数的分频，实现分频的基本方法是采用计数器，使用输入时钟信号驱动计数器。例如实现偶数倍的n分频时，每当计数器从0计数到n/2 - 1时，输出时钟信号跳变，同时计数器归零从新开始计数。

题目要求的是奇数倍分频，且要求占空比为50%，则需要稍加调整：以五分频为例，需要输出时钟信号保持2.5个输入时钟的1，然后保持2.5个时钟的0。比如在第一个时钟的上升沿跳变为1，则在第三个时钟的下降沿跳变为0，在第六个时钟的上升沿再一次跳变为1。即需要对上升/下降两个时钟沿的进行计数。

由此得出实现奇数倍数分频的方法：加入两个中间信号flag_1，flag_2，分别使用输入时钟信号的上升/下降沿驱动。以五分频为例，flag_1的变化由上升沿驱动，flag_2的变化由下降沿驱动。当计数器计数到(n-1)/2=2和(n-1)=4时，flag_1、flag_2发生跳变（即取反）。再将flag_1,flag