计算机组成原理（复习题）

更多复习详情请见屌丝笔记

一、选择题

计算机系统概述

1、至今为止，计算机中的所有信息仍以二进制方式表示的理由是（ C ）。

A.运算速度快

B.信息处理方便

C.物理器件性能所致

D.节约元件

2、运算器的核心功能部件是（ D ）。

A.状态条件寄存器

B.通用寄存器

C.数据总线

D.ALU

3、计算机的软件系统可分为（ D ）。

A.程序和数据

B.操作系统和语言处理系统

C.程序、数据和文档

D.系统软件和应用软件

4、冯.诺依曼机工作方式的基本特点是（ B ）。

A.存储器按内部选择地址

B.按地址访问并顺序执行命令

C.多指令流单数据流

D.堆栈操作

注：

冯诺依曼机主要由运算器、控制器、存储器、输入设备和输出设备五大部件组成。
采用存储程序的工作方式，即指令和数据都以二进制形式储存在存储器里，并且指令根据其在存储器中的顺序执行。
指令和数据没有明确区分，它们可以送到运算器进行运算。此外，由指令组成的程序是可以修改的。
指令和数据都采用二进制编码表示和运算。
一条指令通常由操作码和地址码两部分组成，操作码用来表示要执行的操作类型，而地址码则表示操作数和操作结果的地址。操作数的类型由操作码决定，而不是由操作数本身决定。
指令在存储器中按执行顺序存放，由一个特殊的硬件组件——指令计数器（也被称为程序计数器）指明下一条要执行的指令所在的存储单元的地址。在执行完一条指令后，指令计数器会自动递增到下一条指令的地址。

5、以下关于冯.诺依曼结构计算机中指令和数据表示形式的叙述，其中正确的是（ C ）。

A.指令和数据可以从形式上加以区分

B.指令以二进制形式存放，数据以十进制形式存放

C.指令和数据都以二进制形式存放

D.指令和数据都以十进制形式存放

6、计算机与日常使用的袖珍计算器的本质区别在于（ D ）。

A.运算速度的高低

B.存储器容量的大小

C.规模的大小

D.自动化程度的高低

7、计算机存储数据的基本单位为（ A ）。

A.字节

B.其它选项都不对

C.比特

D.字组

8、从元器件角度看，计算机经历了四代变化。但从系统结构看，至今绝大多数计算机仍属于（ B ）。

A.并行

B.冯·诺依曼

C.串行

D.智能

9、以下有关对摩尔定律的描述中，错误的是（ A ）。

A.自从发明了半导体技术以来，集成电路技术就基本上遵循摩尔定律的发展

B.摩尔定律内容之二：每18-24个月，集成电路芯片的速度将提高一倍

C.摩尔定律内容之一：每18-24个月，集成电路芯片上集成的晶体管数将翻一番

D.摩尔定律内容之三：每18-24个月，集成电路芯片的价格将降低一半

系统总线

1、总线中地址线的作用是（ A ）。

A.用于选择主存单元和I/O设备接口电路地址

B.用于选择主存单元

C.用于选择进行信息传输的设备

D.用于传送主存物理地址和逻辑地址

2、连接计算机与计算机之间的总线属于（ D ）。

A.系统总线

B.外总线

C.内总线

D.通信总线

3、总线的独立请求方式优点是（ C ）。

A.成本低

B.电路简单

C.速度高

D.可靠性高

4、在（ A ）的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。

A.单总线

B.双总线

C.多种总线

D.三总线

5、计算机使用总线结构便于增减外设，同时（ A ）。

A.提高了信息的传输速度

B.提高了外部设备的多样性

C.减少了信息传输线的条数

D.减少了信息传输量

6、在三种集中式总线控制中，（ B ）方式响应时间最快。

A.链式查询

B.独立请求

C.计数器定时查询

D.其它选项都不对

7、在各种异步通信方式中，（ A ）速度最快。

A.不互锁

B.全互锁

C.错位互锁

D.半互锁

8、假定一个同步总线的工作频率为33MHz，总线宽度为32位，则该总线的最大数据传输率为（ D ）。

A.66MB/s

B.1056MB/s

C.528MB/s

D.132MB/s

注：总线数据传输率=总线频率✖每个周期传送的字节数

存储器

1、计算机的存储器采用分级存储体系的主要目的是（ A ）。

A.解决存储容量、价格和存取速度之间的矛盾

B.减小机箱的体积

C.便于读写数据

D.便于系统升级

2、和外存储器相比，内存储器的特点是（ C ）。

A.容量大、速度快、成本低

B.容量大、速度慢、成本高

C.容量小、速度快、成本高

D.容量小、速度快、成本低

3、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为（ D ）。

A.64和8

B.16和64

C.64和16

D.16和16

注：前地址后数据

4、主存储器和CPU之间增加Cache的目的是（ B ）。

A.扩大主存储器的容量

B.解决CPU和主存之间的速度匹配问题

C.扩大CPU通用寄存器的数量

D.既扩大主存容量又扩大CPU通用寄存器数量

5、在Cache的地址映射中，若主存中的任意一块可映射到Cache内的任意一块的位置上，则这种方法称为（ C ）。

A.直接映射

B.混合映射

C.全相联映射

D.组相连映射

注：

直接映像：主存与Cache是多对一的映射关系。
- 全相联映像：全相联就是多对多的任意映射关系。在全相联中，主存中的任意块可以放置在Cache中的任意行位置上。
  - 组相联映像：前两种方法的折中方案，兼顾二者的优缺点，被普遍采用。

6、若主存每个存储单元为16位，则（ C ）。

A.其系统总线为16条

B.其地址线为16条

C.其数据线为16条

D.其控制线为16条

注：存储单元位数就是指一个存储单元可以存放的二进制数的位数。

输入/输出系统

1、DMA方式（ A ）。

A.不能取代中断方式

B.既然能用于高速外围设备的信息传送，也就能代替中断方式

C.不需任何无条件进行数据传输

D.也能向CPU请求中断处理数据传送

2、下面叙述中（ C ）是正确的。

A.总线一定要和接口相连

B.接口可以取消掉

C.接口一定要和总线相连

D.通道可以代替接口

3、I/O设备采用统一编址时，进行输入输出操作的指令是（ A ）。

A.访存指令

B.控制指令

C.输入输出指令

D.操作命令

4、鼠标器适合于用（ A ）方式实现输入操作。

A.中断

B.通道

C.程序查询

D.DMA

5、硬盘适合于用（ B ）方式实现输入输出操作。

A.程序查询

B.DMA

C.中断

D.通道

注：DMA，全称Direct Memory Access，即直接存储器访问。

DMA传输将数据从一个地址空间复制到另一个地址空间，提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。当CPU初始化这个传输动作，传输动作本身是由DMA控制器来实现和完成的。DMA传输方式无需CPU直接控制传输，也没有中断处理方式那样保留现场和恢复现场过程，通过硬件为RAM和IO设备开辟一条直接传输数据的通道，使得CPU的效率大大提高。

6、下述I/O控制方式中，主要由硬件而不是软件实现数据传送的方式是（ D ）。

A.无条件传输方式

B.程序查询方式

C.程序中断方式

D.DMA方式

计算机的运算方法

1、在机器数中，（ B ）零的表示形式是唯一的。

A.原码和反码

B.补码

C.原码

D.反码

2、8位二进制数，下列说法中正确的是（ B ）。

A.0的补码等于-1的反码

B.-127的反码等于0的移码

C.-127的补码为10000000

D.-1的移码等于-127的反码

注：移码其实就是补码符号位取反

3、大部分计算机内的减法是用（ C ）实现。

A.从被减数中减去减数

B.补数的相加

C.从减数中减去被减数

D.将被减数加到减数中

4、在原码两位乘中，符号位单独处理，参加操作的数是（ C ）。

A.原码

B.补码

C.绝对值的补码

D.绝对值

5、两补码相加，采用1位符号位，则当（ D ）时，表示结果溢出。

A.最高位进位和次高位进位异或结果为0

B.最高位有进位

C.最高位为1

D.最高位进位和次高位进位异或结果为1

6、在定点数运算中产生溢出的原因是（ B ）。

A.运算过程中最高位产生了进位或借位

B.运算结果的操作数超出了机器的表示范围

C.寄存器的位数太少，不得不舍弃最低有效位

D.参加运算的操作超出了机器的表示范围

指令系统

1、在指令格式设计中，采用扩展操作码的目的是（ C ）。

A.增加指令长度

B.缩短指令长度

C.增加指令数量

D.增加寻址空间

2、指令系统中采用不同寻址方式的目的主要是（ C ）。

A.实现程序控制

B.可降低指令译码难度

C.缩短指令字长，扩大寻址空间，提高编程灵活性

D.提供扩展操作码的可能并降低指令编码难度

注：CPU寻址方式

3、指令周期是（ A ）。

A.CPU从主存取出一条指令加上执行这条指令的时间

B.CPU执行一条指令的时间

C.CPU从主存取出一条指令的时间

D.CPU向主存写入一条指令的时间

4、指令操作所需的数据不可能来自（ A ）。

A.控制存储器

B.存储器

C.寄存器

D.指令本身

注：寄存器寻址中，操作数来自寄存器；立即寻址中，操作数来自指令本身；间接寻址和直接寻址等操作数都是来自存储器。而控制存储器是用来存放实现全部指令系统的所有微程序。

5、下列几种类型的指令，（ C ）执行时间最长。

A.RS型

B.RR型

C.SS型

D.TT型

6、寄存器间接寻址方式中，操作数在（ C ）中。

A.堆栈

B.外部设备

C.主存单元

D.通用寄存器

7、一条指令中包含的信息有（ A ）。

A.操作码、地址码

B.操作码、控制码

C.地址码、控制码

D.操作码、向量地址

8、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H按字节地址由小到大依次存为（ B ）。

A.12345678

B.78563412

C.78564312

D.34127856

9、程序控制类指令的功能是（ C ）。

A.进行算术运算和逻辑运算

B.进行CPU和I/O设备之间的数据传送

C.改变程序执行的顺序

D.进行主存和CPU之间的数据传送

10、直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是（ B ）。

A.间接、立即、直接

B.立即、直接、间接

C.直接、间接、立即

D.直接、立即、间接

CPU的结构和功能

1、中央处理器是指（ C ）。

A.控制器

B.运算器、控制器和主存储器

C.运算器和控制器

D.运算器

2、下列部件中不属于控制器的部件是（ D ）。

A.指令寄存器

B.程序计数器

C.操作控制器

D.状态条件寄存器

注：控制器是由程序计数器、指令寄存器、时序发生器和操作控制器组成。它是发布命令的“决策机构”，完成协调和指挥整个计算机系统的操作。

3、下列部件不属于执行部件的是（ D ）。

A.外围设备

B.运算器

C.存储器

D.控制器

4、程序计数器的位数取决于（ C ）。

A.机器字长

B.指令字长

C.存储器的容量

D.CPU管脚数

5、CPU中的译码器主要用于（ C ）。

A.数据译码

B.选择多路数据到ALU

C.指令译码

D.地址译码

6、CPU中的通用寄存器（ C ）。

A.能存放数据和地址，还能代替指令寄存器

B.只能存放数据，不能存放地址

C.既能存放数据，又能存放地址

D.只能存放地址，不能存放数据

注：通用顾名思义

7、流水CPU是由一系列叫做“段”的处理线路组成，和具备m个并行部件的CPU相比，一个m段流水CPU（ C ）。

A.吞吐能力大于前者的吞吐能力

B.不具备同等水平的吞吐能力

C.具备同等水平的吞吐能力

D.吞吐能力小于前者的吞吐能力

控制单元

1、计算机操作的最小单位时间是（ B ）。

A.指令周期

B.时钟周期

C.机器周期

D.CPU周期

注：时钟周期<机器周期<指令周期

2、一个节拍信号的宽度是指（ C ）。

A.机器周期

B.CPU周期

C.时钟周期

D.指令周期

3、在微程序控制器中，机器指令与微指令的关系是（ A ）。

A.每一条机器指令由若干条微指令组成的微程序来解释执行

B.一条微指令有若干条机器指令组成

C.每一条机器指令由一条微指令来执行

D.若干条机器指令组成的程序可由一个微程序来执行

4、在微程序控制器中，控制部件向执行部件发出的某个控制信号称为（ D ）。

A.微指令

B.微程序

C.微操作

D.微命令

5、垂直型微指令的特点是（ B ）。

A.微指令格式垂直表示

B.采用微操作码

C.微指令格式简短

D.控制信号经过编码产生

6、微程序放在（ D ）中。

A.存储器控制器

B.外部设备

C.主存储器

D.控制存储器

7、一条机器指令是由若干条（ A ）组成的序列来实现的，而机器指令的总和便可实现整个指令系统。

A.微指令

B.微程序

C.微操作

D.指令

8、相对于硬布线控制器，微程序控制器的优点在于（ B ）。

A.复杂性和非标准化程度较低

B.增加或修改指令较为容易

C.速度较快

D.结构比较规整

9、下列不属于微命令结构设计所追求的目标是（ B ）。

A.提高微程序的执行速度

B.增大控制存储器的容量

C.提高微程序设计的灵活性

D.缩短微指令的长度

注：

有利于缩短微指令字的长度
有利于减少控制存储器的容量
有利于提高微程序的执行速度
有利于对微指令的修改
有利于提高微程序设计的灵活性

10、计算机主频的周期是指（ C ）。

A.存取周期

B.机器周期

C.时钟周期

D.指令周期

课程实践内容展示

1、下列不属于运算器内部部件的是（ D ）。

A.移位部件

B.逻辑部件

C.算术部件

D.移码部件

2、基本运算器中，进行A和B两个数据相加的编码是（ C ）。

A.1100

B.1000

C.1001

D.0011

注：更多详情请见

3、静态存储器芯片6116是2K×8位，则此芯片地址线有（ A ）条。

A.11

B.10

C.2

D.8

4、静态存储器读写数据时，IN单元输入的信息可以是（ B ）。

A.控制信号

B.既有数据，也有地址

C.地址

D.数据

5、基本输入输出功能的总线接口实验，选择实验菜单里面的（ C ）。

A.运算器

B.微程序控制

C.简单模型机

D.存储器

6、微程序控制器的基本任务是完成当前指令的（ D ）。

A.编辑和调试

B.调试和输出

C.运行和输出

D.翻译和执行

7、ADD指令的机器代码是（ A ）。

A.00000000

B.00010000

C.00110000

D.00100000

8、一般来说，机器指令存放在计算机（ D ）当中。

A.软盘

B.辅存

C.光盘

D.主存

9、OUT指令的机器代码是（ A ）。

A.00110000

B.00000000

C.00100000

D.00010000

10、下列不属于CPU的组成部件的是（ B ）。

A.通用寄存器

B.地址译码器

C.指令寄存器

D.微程序控制器

二、填空题

1、计算机系统由硬件和软件组成，硬件和软件在逻辑上是等价的。

2、一个单处理器系统的总线，大致分为3类：内部总线、系统总线、I/O总线

3、总线控制方式：包括并发工作、自动配置、仲裁方式、逻辑方式、计数方式等。

4、半导体存储器的优点是体积小、功耗低、存取时间短。

5、根据存储器在计算器系统中所起的作用，可分为主存储器（主存）、辅助存储器（辅存、外存）和 高速缓冲存储器（Cache）。

6、主存与辅存相比，主存速度快、容量小、每位价格高；辅存速度慢、容量大、每位价格低。

7、DMA传输方法：CPU停止访问内存法、DMA与CPU交替访问、周期挪用法

8、根据输入/输出设备的不同特点和要求，CPU 与外围设备的数据交换方式有以下几种
程序查询方式；程序中断方式；直接存储器访问（DMA）方式；通道方式。

9、计算机中常用的数据表示格式有两种：一是定点格式，二是浮点格式。

10、运算器内部结构有 单总线、双总线 和 三总线 。

11、计算机的指令有 微指令、机械指令 和 宏指令 之分。

12、机器指令设计的要素主要有：操作码、源操作数地址、目的操作数地址、下一条指令的地址。

13、指令执行的基本过程 取指令阶段 、取操作数阶段、 执行指令阶段。

14、组合逻辑控制器中，将时序信号分为指令周期、CPU周期、节拍周期 和 节拍脉冲。

15、微操作可分为 相容性 和 互斥性 两种

三、简答题

1、DMA控制器在外设与内存之间直接传输数据期间，完全代替CPU进行工作，它的主要功能有：

接受外设发出的DMA请求，并向CPU发出总线请求。
当CPU响应此总线请求，发出总线响应信号后，接管对总线的控制，进入DMA操作周期。
确定传输数据的内存单元地址以及传输长度，并能自动修改内存地址计数值和传输长度。
规定数据在内存与外设之间的传输方向，发出读/写或其他控制信号传输的操作。
向CPU报告DMA操作的结束。

2、通道控制方式和DMA方式的区别

DMA 控制器是通过专门设计的硬件控制逻辑来实现对数据传输的控制；而通道是通过执行通道程序来实现对数据传输的控制，故通道具有更强的独立处理数据输入/输出的功能。
DMA 控制器通常只能控制一台或少数几台同类设备；而一个通道则可以同时控制许多台同类或不同类的设备。

3、控制器由程序计数器、指令寄存器、指令译码器，时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。它的主要功能有：

从内存中取出一条指令，并指出下一条指令在内存中的位置。
对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作。
指挥并控制CPU、内存和输人/输出设备之间数据流动的方向。

4、RISC 机能提高运算速度，主要反映在以下5个方面：

RISC 机的指令数、寻址方式和指令格式种类较少，而且指令的编码很有规律，因此 RISC的指令译码比 CISC快。
RISC 机内通用寄存器多，减少了访存次数，可加快运行速度。
RISC 机采用寄存器窗口重叠技术，程序嵌套时不必将寄存器内容保存到存储器中，故又提高了执行速度。
RISC 机采用组合逻辑控制，比采用微程序控制的CISC机的延迟小，缩短了CPU的周期。
RISC机选用精简指令系统，适合于流水线工作，大多数指令在一个时钟周期内完成。

注：精简指令集j计算机(RISC:Reduced Instruction Set Computer RISC) 是一种执行较少类型计算机指令的微处理器，起源于80年代的MIPS主机（即RISC机），RISC机中采用的微处理器统称RISC处理器。这样一来，它能够以更快的速度执行操作（每秒执行更多百万条指令，即MIPS）。

CISC的英文全称为“Complex Instruction Set Computer”，即“复杂指令系统计算机”，从计算机诞生以来，人们一直沿用CISC指令集方式。早期的桌面软件是按CISC设计的，并一直沿续到现在。

5、说明机器指令与微指令之间的关系。

机器指令是计算机硬件向用户提供的界面，是用户编程的基本单位；微指令是硬件设计人员用于实现机器指令的，是微程序的基本单位，是一系列微命令的组合。
一条机器指令对应一个微程序，这个微程序是由若干条微指令序列组成的。因此，一条机器指令的功能是由若干条微指令组成的序列来实现的。简言之，一条机器指令所完成的操作划分成若干条微指令来完成，由微指令进行解释和执行。
从指令与微指令，程序与微程序，地址与微地址的一一对应关系来看，前者与内存储器有关，后者与控制存储器有关。
执行一系指令所需要的时间被称为指令周期，而执行一条微指令的时间被称为微指令局期。在微程序控制器中，为了简化设计，可让微指令周期时间与CPU 周期时间恰好相等。

6、微程序与程序的区别？

微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，微程序实际上是机器指令的实时解释器，是由计算机的设计者事先编制好并存放在控制存储器中的，一般不提供给用户。

对于程序员来说，计算机系统中微程序一级的结构和功能是透明的，无须知道。

程序最终由机器指令组成，是由软件设计人员事先编制好并存放在主存或辅存中的。

所以说，微程序控制的计算机涉及到两个层次：一个是机器语言或汇编语言程序员所看到的传统机器层，包括：机器指令、工作程序、主存储器。

另一个是机器设计者看到的微程序层，包括：微指令、微程序和控制存储器。

四、计算题

1、使用补码计算 x+y和 x-y，同时指出结果是否溢出。
         (1)x=0.11001 y=0.00011
         (2)x=0.11001 y=-0.10101
         (3)x=-0.10110 y=-0.00001

心情好再写，太简单了。不然直接看另一篇博客

2、十进制数100.25转换为二进制数，按照754的标准进行规格化表示，总位数32位。

解：100.25=(1100100.01)2 =1.10010001×2^110

数符：0 阶码：0000 0110+0111 1111=1000 0101

尾数：1. 100 1000 1000 0000 0000 0000 隐藏不存储

结果:0; 10000101; 10010001000000000000000

3、设某机配有基址寄存器和变址寄存器，采用一地址格式的指令系统，允许直接和间接寻址，且指令字长、机器字长和存储字长均为16 位。

① 若采用单字长指令，共能完成105 种操作，则指令可直接寻址的范围是多少？一次间址的寻址范围是多少？画出其指令格式并说明各字段的含义。
② 若存储字长不变，可采用什么方法直接访问容量为16MB 的主存？

解 ① 在单字长指令中，根据能完成105 种操作，取操作码7 位。因允许直接和间接寻址，且有基址寄存器和变址寄存器，故取2 位寻址特征位，其指令格式如下：

其中OP为操作码，可完成105种操作；M为寻址特征，可反映4种寻址方式；AD为形式地址。这种指令格式可直接寻址 2^7=28，一次间址的寻址范围是 2^16=65536。

② 容量为16MB的存储器，正好与存储字长为16位的8M存储器容量相等，即16MB=8M×16位。欲使指令直接访问16MB的主存，可采用双字长指令，其操作码和寻址特征位均不变，其格式如下：

其中，形式地址为AD1AD2，共7+16=23 位。2^23=8M，即可直接访问主存的任一位置

4、某机主存容量为4M×16 位，且存储字长等于指令字长，若该机指令系统能完成97 种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等6种寻址方式。
① 画出一地址指令格式并指出各字段的作用。
② 该指令直接寻址的最大范围。
③ 一次间址和多次间址的寻址范围。
④ 立即数的范围（十进制数表示）。
⑤ 相对寻址的位移量（十进制数表示）。

解： ①一地址指令格式如下：



        其中，OP操作码字段，共7位，可反映97种操作；M 寻址方式特征字段，共3位，可反映6种寻址方式；A形式地址字段，共16-7-3＝6位。

         ② 直接寻址的最大范围为2^6=64。

③ 由于存储字长为16位，故一次间址的寻址范围为2^16。若多次间址，需用存储字的最高位来区别是否继续间接寻址，故寻址范围为2^15。

         ④ 立即数的范围是–32～+31（有符号数），或0～63（无符号数）。

⑤ 相对寻址的位移量为 –32～+31。

五、应用题

1、假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？

解：根据总线时钟频率为100MHz，得：
        1个时钟周期为1/100MHz = 0.01us。
        总线传输周期为0.01us×4 = 0.04us。
        由于总线的宽度为32位= 4B(字节)。
        故总线的数据传输率为4B/(0.04us) = 100MB/s

若想提高一倍数据传输率，可以在不改变总线时钟频率的前提下，使数据线宽度改为64位，也可以仍保持数据宽度为32位，但使总线的时钟频率增加到200MHz。

2、设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传送周期t=50ns, 问：顺序存储器和交叉存储器带宽各是多少？

解：顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：q=64位×4=256位

顺序存储器和交叉存储器连续读出4个字所需的时间：

t1=mT=4×200ns =800ns = 8×10^-7s

t2=T+(m–1)×t=200ns+150ns=3.5×10^-7 S

顺序存储器带宽 W1=q/t1=32×10^7 bps=320Mb/s

交叉存储器带宽 W2=q/t2=73×10^7 bps=730Mb/s

3、假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位，则：

（1）Cache 地址有多少位？可容纳多少块？

（2）主存地址有多少位？可容纳多少块？

（3）在直接映射方式下，主存的第几块映射到Cache 中的第5块（设起始字块为第1块）？

（4）画出直接映射方式下主存地址字段中各段的位数。

解：有题意得：每个块的大小16×32=512b=64B

（1）Cache容量为4KB(2^12)，则Cache地址为12位，由于每个块大小64B，故Cache中块个数有4KB/64B=64块

（2）主存容量为512KB(2^19)，则主存地址为19位，则主存共有块个数512KB/64B=8192块

（3）直接映射下，由于Cache共有64块，主存共有8192块，因此主存的5,64+5,2×64+5,......,2^13-64+5块能映射到Cache的第5块中。

（4）直接映射下，块内地址6位， Cache字块地址6位，主存块地址为主存地址长度与Cache地址长度之差，19-12=7。

注：块内地址和Cache行号加起来其实就是Cache地址数

4、某CPU的主频为8MHz，若已知每个机器平均包含4个时钟周期，该机的平均指令执行速度为0.8MIPS，试求该机的乎均指令周期及每个指令周期含几个机器周期？
若改用时钟周期为0.4us的CPU芯片，则计算机的平均指令执行速度为多少MIPS？
若要得到平均每秒40万次的指令执行速度，则应采用主频为多少的CPU芯片？

解：先通过主频求出时钟周期时间，再进一步求出机器周期和平均指令周期。

        时钟周期=1/8MHz=0.125×10^-6s =0.125us

        机器周期=0.125×10^-6s×4=0.5×10^-6s =0.5us

        平均指令周期=1/0.8MIPS=10^-6s =1.25us

        每个指令周期所含机器周期个数=1.25us /0.5us =2.5个

        当芯片改变后：时钟周期为0.4μs的CPU芯片，则主频为2.5MHz。         2.5MHz×0.8MIPS/8MHz=0.25MIPS

        若要得到平均每秒40万次的指令执行速度，则：

        平均指令执行速度为0.4MIPS

8MHz×0.4MIPS/0.8MIPS=4MHz

5、CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache存取周期为40ns，主存存取周期为160ns。

求：Cache 命中率H。Cache/主存系统的访问效率e。平均访问时间Ta。

解法1：命中率：H=Nc/(Nc+Nm) =5000/(5000+200)=0.96

平均访问时间：Ta=H×Tc+(1-H) ×Tm =0.96×40+(1-0.96) ×160 =45ns

             访问效率：e=Tc/Ta=40/45=89%

解法2：命中率：H=Nc/(Nc+Nm) =5000/(5000+200)=0.96

             主存慢于Cache的倍率 r=Tm/Tc=160ns/40ns=4

   访问效率：e=1/ (r+(1-r)×H) = 89.3%

平均访问时间：Ta=Tc/e=40/0.893=45ns

6、假设指令流水分取指、译码、执行、回写4个过程段，共有10条指令连续输入此流水线并执行结束。
（1）画出流水线时空图。
（2）假设时钟周期为100ns，求流水线的实际吞吐率。
（3）求该流水处理器的加速比。

解：（1）流水线时空如图所示。

（2）由上图所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令。

故实际吞吐率为： 10/(100ns×13)=0.77×10^7条指令/秒

（3）在流水处理器中，当任务饱满时，指令不断输入流水线，无论是几级流水线，每隔一个时钟周期都输出一个结果。
对于本题四级流水线而言，处理10条指令所需的时钟周期数为T4=4+(10-1)=13。而非流水线处理10条指令需4×10=40个时钟周期。故该流水处理器的加速比为40/13=3.08