创建实施约束

在您有了一个合成的网表之后，您可以将它与XDC文件一起加载到内存中，或者Tcl脚本已启用以进行实现。当加载XDC以便验证和更正任何不能应用的约束。在某些情况下，合成网表中的对象名称与精心设计。如果是这种情况，则必须使用更正的名称，并将它们保存在仅实现的XDC文件中。在该工具能够正确加载所有XDC文件后，您可以运行时序分析，以便：

•添加缺失的约束，如输入和输出延迟。

•添加定时例外，如假路径、多周期路径和最小/最大延迟限制。

•识别由于设计中的长路径而导致的大型违规行为，并更正RTL描述。

您可以使用与合成期间相同的基本约束，并创建第二个XDC文件来存储所有特定于实施的新约束。您可以选择保存物理和配置单独的XDC文件中的约束。基于网表的XDC迭代如图45所示。

约束和对象查询

包含基于某些物理信息的对象查询的设计约束决不能依赖取决于Vivado P&R命令输入的物理约束，并且仅依赖于物理约束否则当重新加载实现后DCP时，这些约束将显得无效。此要求来自于网表所在的DCP加载序列先读取，然后读取约束和物理数据库。代替使用物理信息，您应该修改查询以依赖于其他设计对象属性（NAME，REF_NAME，…）。

依赖于放置信息的非推荐约束示例（特性LOC）：

set_false_path-来自[get_cells-quiet-hier-filter｛REF_NAME=~FD*&&LOC=~BLI_*}]

调整合成逻辑复制的约束

在合成过程中，一些寄存器被复制以提高设计性能。用户XDC约束不被合成引擎修改为包括复制的细胞。如果时间约束附加到Vivado Synthesis复制的对象，复制的单元格为并不总是被XDC约束所覆盖，这取决于约束的编写方式以后可能会影响结果的执行质量。使用Vivado Synthesis时，get_cells和get_pins命令提供了一种机制以自动包括复制的对象。例如，set_false_path–from[get_cells–hierarchy*rx_reg]可以是重写如下，以便在实现过程中也安全地包括复制的对象：