- 实验目的
（1）熟悉Multisim 电路仿真软件的操作界面和功能；
（2）掌握逻辑电路综合设计，并采用仿真软件进行仿真。
- 实验内容
1.试设计一个简易CPU功能的数字电路，实验至少要求采用4个74HC/HCT194作为4个存储单元（可以预先对存储单元存储数据），74HC283作为计算单元。请实现通过第1个时钟脉冲信号取出存储单元中的数据1，第2个时钟脉冲信号取出存储单元中的数据2，第3个时钟脉冲信号计算数据1和数据2求和，第四个时钟脉冲求和数据存回存储单元。使用用Multisim进行逻辑功能仿真。
一、实验过程及分析
（一）设计前准备
1.明确每个时钟脉冲要做哪些事情
第1个时钟脉冲信号取出存储单元中的数据1，第2个时钟脉冲信号取出存储单元中的数据2，第3个时钟脉冲信号计算数据1和数据2求和，第4个时钟脉冲求和数据存回存储单元。
注：Multisim仿真实验中的时钟脉冲频率怎么调
（1）打开Multisim软件,创建一个新的电路设计。
（2）从元器件库中选择时钟脉冲元件,并将其拖入电路图中。
（3）右键单击时钟脉冲元件,选择“属性”命令,打开元件属性对话框。
（4）在属性对话框中,找到“频率”选项,将其值修改为所需的频率。例如,若原频率为1kHz,调慢为 100Hz,则将频率值改为0.1kHz(即100Hz)。需要注意的是,Multisim中时钟脉冲的频率单位是赫兹(Hz)。
2.了解设计所需要的核心元件
（1）74HC194：
| 如图 DSR端是右移串行数据输入端，DSL是左移串行数据输入端~CLR 为异步清零输入端。下表3为74HC194的功能表，表中第一行表示寄存器异步清零操作；第二行为保持状态； 第三、四行为串行数据右移操作；第五、六行为串行数据的左移操作；第七行为并行数据同步置数操作。
| 74HC194是一个4位双向移位寄存器，具有以下主要功能： MR：数据清零端，低电平有效。 D0~D3：并行数据输入端。 Q0~Q3：并行数据输出端。 SR：右移串行数据输入端。 SL：左移串行数据输入端。 S0和S1：运行方式控制。S0=S1=1时，数据并行输入；S1=0,S0=1时，数据右移输入；S1=1,S0=0时，数据左移输入；S1=S0=0时，寄存器处于保持状态。 CLK：时钟脉冲输入端，上升沿有效1 2。 使用方法： 将MR置高电平，选择控制方式。 若选择并行输入，则将S0和S1置1，给D3到D0数据，并使CP接收到一个上升沿，数据将被写入输出端Q3到Q0。 若选择串行左移输入，则将S0设为0，S1设为1，给SR数据a，CP输出一个上升沿，数据a将被写入D0；接着给SR数据b，CP输出一个上升沿，数据b将被写入D0，并依次移位。 若需要取消输出数据，可以使用MR置0的方式。 |
（2）74HC283：
| A3A2A1A0：四位二进制加数。B3B2B1B0：四位二进制加数。S3S2S1S0：和数。C-1：低位来的给A0的进位信号。C0：A3B3向高位的进位信号。 |
 python门面模式)
