硬件资源是器件选型的重要标准。

硬件资源包括逻辑资源、I ／ O 资源、布线资源、DSP 资源、存储器资源、锁相环资源、串行收发器资源和硬核微处理器资源等。

第一步：选定器件特色（重点关注FPGA的专用资源）

1、高速BANK的引脚

        ①若需要高速接口，需要多少个通道

        ②每个通道的最高收发速度是多少。

工艺制程影响门级规模，越高的制程工艺，同样的面积下能做出更大规模的门级电路。

2、18*18的乘法器

        若需要实现运算量较大的算法模块时，

         ①则要求FPGA器件需要大量的DSP模块。

         ②并拥有足够多的RAM块来配合这些DSP模块。

3、PLL锁相环数量

  

4、IP核（包括两个方面）

        ① 芯片IP核的丰富性，如果提供足够多的IP核，覆盖我们的设计，当然是最好的。例如RAM、FIFO、ROM等。

        ②价格。芯片厂家是否愿意以可接收的价格（免费）将这些IP核提供。

第二步：规模大小（逻辑量）

        推荐：第一版本，项目所需逻辑量占芯片总逻辑量的60%以内。后续还需要升级版本，需要预留部分引脚和逻辑量。

        操作：在选型时，因为FPGA设计还未开始，很难确定FPGA器件的规模。

通常做法：

        针对本次设计中想要用的FPGA器件系列，重新编译之前在使用的功能模块。然后在次基础上增加20%-30%的余量。

最后，如果FPGA上有大量未使用的资源，应该考虑换一个比较小的器件以降低成本，这时候要注意的就是引脚在移植代码时的修改问题。

第三步：SerDes速度需求。

        SerDes的传输速率，直接影响FPGA在进行高速数据传输、处理时的性能。

        ①首先需要分析功能需求，然后再平衡资源与速度后，估计速度需求。

        ②也可以选择同类型速度最高的器件。等功能完善后再降成本替换。

    注意：选型时尽量不要用最低速度等级的芯片。

第四步：引脚

        ①设计需要I/O接口类型，直接影响到FPGA所需要的引脚数目和封装类型。在此必须知道I/O标准和驱动强度，以及外部的接口电气标准。

        ②需要预留部分引脚作为调试引脚（内嵌逻辑分析仪的资源不够时）

综合：需要确定 “芯片的总引脚数” 和差分对引脚。且最好留有余量。

第五步：器件的生命周期

        更新换代快，尽量选用最新批次的FPGA器件。

第六步：功耗

       ①FPGA工艺制程直接影响芯片的功耗、性能和成本。

        ②如果功耗过大。那么在硬件设计时就需要考虑电源的功率和散热问题。

根据设计的功能需求，确定FPGA需要使用的电源。例如对IP核、I/O、transceiver等模块，提供各自独立的电源层，FPGA需要的电源个数越多，电路板上的元器件成本就越高。

第七步：器件的兼容性、生态和知识产权问题

        国内有些FPGA厂商提供有完全兼容赛灵思、阿尔特拉部分型号的FPGA芯片。

        对于这部分需要考虑一下几点：

        ①硬件方面，需要考虑是不是Pin对Pin兼容，是不是可以无需修改电路直接替换。还是说需要做一些改动，比如高速接口的阻抗匹配、走线长度等等。

        ②软件方面，需要考虑开发工具的兼容性，比如FPGA开发、调试、下载工具，MCU开发工具，IP核和RTL级代码、原语的兼容性等等，是否需要在原来的开发环境基础上安装额外的补丁包来适配。

总结：国内芯片垃圾，但 服务好，国外性能好，但沟通不方便。

第八步：可靠性、稳定性和一致性

        FPGA通常应用在一些需要高速、实时处理的场景，可靠性、稳定性极为重要。芯片在不同温度、湿度、震动、盐雾等环境下的性能表现?芯片的寿命能使用多久?每颗芯片的性能参数是否在一定范围内保持一致?这些都是需要在芯片选型时考虑周到的问题。

第九步：产品的继承性和可替代性

        一些常用功能模块的可移植性，考虑选型时，可能需要多考虑可以继承上一代产品的可用器件。

第十步：产品性价比、货源

        

        ①芯片的性价比是极为重要的一个因素，相比于赛灵思和阿尔特拉，如果同等性能的芯片，国产FPGA芯片有价格优势，我相信很多用户会选择进行国产替代。

　　②从设计角度来考虑，还需要看这款芯片的电源要求、外围电路、阻抗走线、封装等是否是常用的设计要求。

　　③从供应链角度，需要考虑这款芯片的供货稳定性、供货周期等多个因素。

举例子：

        Seagull 5000系列

　　30K 至 325K 逻辑单元的器件，多达 500 个用户IO，LUT6结构，先进 28nm 铜 CMOS 工艺，最大频率500MHz，硬件乘法器，LVDS 接口高达 1.6 Gbps，嵌入式硬核ARM、ADC、DDR2/3控制器。