本节目录

一、Xilinx DDR3 MIG项目背景
二、Xilinx DDR3 MIG项目学习路线
三、Xilinx DDR3 MIG项目目录

订阅本专栏内容的者，可获取任一一份工程源码。具体获取方式，系列文章更新完成后，关注微信公众号“小灰灰的FPGA”，将自己的订阅信息以及所需要的项目，截图并私信给作者。

本节内容

一、Xilinx DDR3 MIG项目背景

对于FPGA开发工作者来说，项目中内存控制器的使用必不可少。
本系列文章，以Xilinx DDR3 MIG为例进行实际项目开发，从而完成对DDR3的读写功能测试以及项目中用户接口开发工作。

二、Xilinx DDR3 MIG项目学习路线

DDR3控制器的学习路线，首先初步了解内存的基本概念以及原理，其次结合xilinx的EDA软件vivado进行实际项目开发，每个项目中包括ip例化，代码开发，仿真模型搭建及验证，以及上板验证，最后确保学习者可以通过一系列的实操项目，对项目中涉及到DDR3的功能开发，做到游刃有余。
具体的实际项目，分为三大类：
(1)是基于native app接口的项目，包括：

①Xilinx DDR3 MIG IP的例化之native app接口，
具体内容为ip核的例化，关键界面参数讲解，约束文件生成以及踩坑点；
②基于MIG