一.FPGA可以综合实现为RAM/ROM/CAM的三种资源及注意事项

• 三种资源：BLOCK RAM，触发器（FF），查找表（LUT）

• 注意事项：

  1.生成RAM，首选BLOCK RAM。因为BLOCK RAM是已经存在的“不用白不用”，能够节约FF和LUT资源，并且其可靠性高，速度快

  2.弄清FPGA硬件结构，合理使用BLOCK RAM资源

  3.分析BLOCK RAM容量，高效使用BLOCK RAM资源

  4.分布式RAM

二.静态、动态时序模拟优缺点

STA（静态时序分析）

• 使用穷尽法提取整个电路存在的所有时序路径。通过计算信号延时传播来找到违背时序约束的错误。
• 优点：它不需要输入向量就能穷尽所有路径，分析速度快。不仅可以对芯片设计进行全面的时序检查，而且可以利用时序分析结果优化设计。
• 缺点：它只能用于同步电路，并且无法验证电路功能。并且需要建立一套特征库，成本较高。

DTA（动态时序分析）

• 所有输入信号都会给一个不同时刻的激励，设置一段仿真时间，对仿真结果进行时序和功能分析。
• 优点：适用于任何电路，仿真成本较低。
• 缺点：需要给不同的测试激励；可能会遗漏关键路径；到达一定规模后，仿真时间成本急剧上升。

三.流水线设计方法和作用

什么是流水线

• 流水线设计就是将组合逻辑系统的分割，并在各个部分之间插入寄存器，并暂存中间数据的方法。将一个大操作分解成若干的小操作，每一步操作时间较小，可以提高频率，各小操作可以并行，可以提高数据吞吐率
  

什么时候用流水线

• 使用流水线一般是时序比较紧张，对电路工作频率较高的时候。

使用流水线的优缺点

• 优点：流水线缩短了一个时钟周期内给的信号必须通过的通路长度，增加了数据吞吐量，可以提高时钟频率，但也导致了数据延时
• 缺点：功耗增加，面积增加，硬件复杂度增加