14.2 - VDMA彩条显示实验之动态时钟

文章目录

  • 1 实验任务
  • 2 系统框图
  • 3 硬件设计
  • 4 软件设计
    • 4.1 dynclk_api.h文件
    • 4.2 math_compat.h文件
    • 4.3 dynclk_api.c文件
    • 4.4 main.c文件

1 实验任务

参见14.1。

2 系统框图

参见14.1。

3 硬件设计

注意事项：基于14.1做如下改动

  1. 使能Clocking Wizard IP核的Dynamic Reconfig功能，并选择AXI4-Lite接口；
  2. 将Clocking Wizard IP核的AXI4-Lite接口通过AXI Interconnect连接到PS的M_AXI_GP接口。

特别说明：为什么不使用Digilent公司提供的axi_dynclk IP核（正点原子教程使用该IP），原因如下

  1. axi_dynclk IP核输出两个时钟，PXL_CLK_O和PXL_CLK_5X_O；
  2. PXL_CLK_5X_O由BUFIO驱动，PXL_CLK_O由BUFR驱动（5倍分频）；
  3. PXL_CLK_O在本实验的Vivado工程中布线无法通过，提示路径太远，原因应该是BUFR是区域时钟缓冲器，能够驱动的资源有限，导致布线失败；
  4. 正点原子的教程使用axi_dynclk IP核编译可以通过，猜测原因可能是整个工程只使用一个时钟，即PS提供的FCLK_CLK0；
  5. 本实验的Vivado工程中使用三个时钟
    • PS输出的FCLK_CLK0（50MHz），用于连接AXI4-Lite接口；
    • PS输出的FCLK_CLK1（150MHz），用于连接AXI4接口；
    • 板载时钟（50MHz）经Clocking Wizard IP核输出的视频像素时钟（148.5MHz）
  6. 尝试在IP Packager中对axi_dynclk IP核进行修改，使其只输出一个时钟，且该时钟由BUFG驱动，但是修改完成之后，在对IP进行重新封装时，Vivado工具总是闪退，多次尝试并重启电脑，依旧如此，故放弃。

4 软件设计

动态时钟的软件配置部分代码，我是让deepseek帮我生成的，我负责提需求，包括：

  1. pg065中关于通过AXI4-Lite接口动态配置时钟的步骤；
  2. 输出频率Fout的计算公式
  3. 计算公式中各个参数的取值范围，包括
    • Fvco = 600MHz~1200MHz（和器件型号及等级有关）
    • CLKFBOUT_MULT_F = 2.0 ~ 64.0（MMCM，小数部分以0.125步进）/1~64（PLL）
    • DIVCLK_DIVIDE = 1 ~ 106（MMCM）/1~56（PLL）
    • CLKOUT0_DIVIDE = 1.000 ~ 128.000（MMCM，小数部分以0.125步进）/1~128（PLL）
  4. 关键寄存器的说明，包括
    • Software Reset Register (SRR)，偏移地址0x00
    • Status Register (SR)，偏移地址0x04
    • Clock Configuration Register 0，偏移地址0x200
    • Clock Configuration Register 2，偏移地址0x208
    • Clock Configuration Register 23，偏移地址0x25C

代码生成后，让deepseek形成xxx_api.c文件和xxx_api.h文件，使用很方便，只需提供输入时钟频率和期望的输出时钟频率（不能输出类似33.333MHz的时钟），效果非常好。

4.1 dynclk_api.h文件

代码如下所示：

#ifndef XCLK_WIZ_API_H
#define XCLK_WIZ_API_H#include "xparameters.h"
#include "xclk_wiz_hw.h"
#include "math_compat.h"// 寄存器基地址
#define XCLKWIZ_BASEADDR				XPAR_CLK_WIZ_0_BASEADDR// VCO频率范围(MHz)
#define MIN_VCO_FREQ 					600.0
#define MAX_VCO_FREQ 					1200.0// 参数范围
#define MIN_CLKFBOUT_MULT 				2
#define MAX_CLKFBOUT_MULT 				64
#define MIN_DIVCLK_DIVIDE 				1
#define MAX_DIVCLK_DIVIDE 				106
#define MIN_CLKOUT0_DIVIDE 				1
#define MAX_CLKOUT0_DIVIDE 				128// 小数部分步进
#define FRAC_STEP 						0.125
#define FRAC_SCALE 						1000// 寄存器偏移量 (根据文档修正)
#define XCLKWIZ_SOFT_RESET_OFFSET 		0x0    // Soft Reset Register
#define XCLKWIZ_STATUS_OFFSET     		0x4    // Status Register
#define XCLKWIZ_CLK_CONFIG_00_OFFSET	0x200  // Clock Configuation Register 00
#define XCLKWIZ_CLK_CONFIG_02_OFFSET	0x208  // Clock Configuation Register 02
#define XCLKWIZ_CLK_CONFIG_23_OFFSET	0x25C  // Clock Configuation Register 23// 寄存器值定义
/** To activate software reset, the value 0x0000_000A must be written to the register.*/
#define XCLKWIZ_RESET_VALUE       		0xA
/** When '1' MMCM/PLL is Locked and ready for the reconfiguration. Status of this bit is '0' during the reconfiguration.*/
#define XCLKWIZ_STATUS_LOCKED_MASK 		0x1// 错误代码
#define XCLK_WIZ_SUCCESS 				0
#define XCLK_WIZ_ERROR_INVALID_PARAM	-1
#define XCLK_WIZ_ERROR_RESET_FAILED 	-2
#define XCLK_WIZ_ERROR_LOCK_FAILED 		-3// 100ms计数值定义
#define COUNT_NUM_100MS					(XPAR_CPU_CORTEXA9_0_CPU_CLK_FREQ_HZ / 10)/*** @brief 配置时钟向导IP* @param input_freq 输入时钟频率(MHz)* @param output_freq 期望的输出时钟频率(MHz)* @return 成功返回XCLK_WIZ_SUCCESS，失败返回错误代码**/
int clk_wiz_configure(double input_freq, double output_freq);/*** @brief 复位时钟向导IP* @return 成功返回XCLK_WIZ_SUCCESS，失败返回错误代码**/
int clk_wiz_reset(void);/*** @brief 检查时钟向导是否锁定* @return 锁定返回1，未锁定返回0**/
int clk_wiz_is_locked(void);#endif // XCLK_WIZ_API_H

4.2 math_compat.h文件

代码如下所示

#ifndef MATH_COMPAT_H
#define MATH_COMPAT_H/*****************************************************************************/// 替代ceil函数实现
static inline double ceil(double x) {if (x >= 0.0) {int int_part = (int)x;return (x == (double)int_part) ? x : (double)(int_part + 1);}else {int int_part = (int)x;return (double)int_part;}
}/*****************************************************************************/// 替代floor函数实现
static inline double floor(double x) {if (x >= 0.0) {return (double)((int)x);}else {int int_part = (int)x;return (x == (double)int_part) ? x : (double)(int_part - 1);}
}/*****************************************************************************/// 替代fmax函数实现
static inline double fmax(double x, double y) {return (x > y) ? x : y;
}/*****************************************************************************/// 替代fmin函数实现
static inline double fmin(double x, double y) {return (x < y) ? x : y;
}/*****************************************************************************/// 替代fabs函数实现(虽然math.h中有声明，但可能缺少实现)
static inline double fabs(double x) {return (x < 0.0) ? -x : x;
}/*****************************************************************************/#endif // MATH_COMPAT_H

4.3 dynclk_api.c文件

代码如下所示：

/*****************************************************************************/#include "dynclk_api.h"
#include <stdio.h>/*****************************************************************************/// 内部函数声明
static int calculate_pll_params(double input_freq, double output_freq, int *divclk_divide, double *clkfbout_mult, double *clkout0_divide);
static u32 build_reg0_value(int divclk_divide, double clkfbout_mult);
static u32 build_reg2_value(double clkout0_divide);
static int wait_for_lock(u32 timeout_us);/*****************************************************************************/int clk_wiz_is_locked(void) {//u32 status = XClk_Wiz_ReadReg(XCLKWIZ_BASEADDR, XCLKWIZ_STATUS_OFFSET);//return (status & XCLKWIZ_STATUS_LOCKED_MASK) ? 1 : 0;
}/*****************************************************************************/static int wait_for_lock(u32 timeout_count) {//while (timeout_count--) {if (clk_wiz_is_locked()) {return XCLK_WIZ_SUCCESS;}}//return XCLK_WIZ_ERROR_LOCK_FAILED;
}/*****************************************************************************/int clk_wiz_reset(void) {//printf("2 - PLL Reset Start.\n");// 发送复位信号XClk_Wiz_WriteReg(XCLKWIZ_BASEADDR, XCLKWIZ_SOFT_RESET_OFFSET, XCLKWIZ_RESET_VALUE);// 检查复位是否完成printf("\tWaiting for PLL lock...\n");if (wait_for_lock(COUNT_NUM_100MS) != XCLK_WIZ_SUCCESS) { // 100ms超时printf("\tError: PLL Lock Failed.\n");return XCLK_WIZ_ERROR_LOCK_FAILED;}//printf("\tPLL Reset Completed.\n\n");//return XCLK_WIZ_SUCCESS;
}/*****************************************************************************/static int calculate_pll_params(double input_freq, double output_freq, int *divclk_divide, double *clkfbout_mult, double *clkout0_divide) {//double vco_freq;int found = 0;double min_vco = MIN_VCO_FREQ;double max_vco = MAX_VCO_FREQ;// 尝试不同的DIVCLK_DIVIDE值for (int d = MIN_DIVCLK_DIVIDE; d <= MAX_DIVCLK_DIVIDE && !found; d++) {// 计算可能的CLKFBOUT_MULT值范围double min_mult = min_vco / (input_freq / d);double max_mult = max_vco / (input_freq / d);// 确保在有效范围内 - 使用我们的fmax/fmin实现min_mult = (min_mult > MIN_CLKFBOUT_MULT) ? min_mult : MIN_CLKFBOUT_MULT;max_mult = (max_mult < MAX_CLKFBOUT_MULT) ? max_mult : MAX_CLKFBOUT_MULT;if (min_mult > max_mult) continue;// 计算整数部分范围int min_int = (int)min_mult;int max_int = (int)max_mult + 1;// 尝试CLKFBOUT_MULT值for (int m = min_int; m <= max_int && !found; m++) {// 尝试小数部分for (int f = 0; f <= 7; f++) {  // 0.125步进(0-0.875)double mult = m + f * FRAC_STEP;// 检查是否在范围内if (mult < min_mult || mult > max_mult) continue;// 计算VCO频率vco_freq = (input_freq / d) * mult;// 计算所需的CLKOUT0_DIVIDEdouble divide = vco_freq / output_freq;// 检查CLKOUT0_DIVIDE是否在范围内if (divide < MIN_CLKOUT0_DIVIDE || divide > MAX_CLKOUT0_DIVIDE) continue;// 检查小数部分double fractional_part = divide - (int)divide;int valid_fraction = 0;// 检查小数部分是否是0.125的整数倍for (int i = 0; i <= 7; i++) {if ((fractional_part - i * FRAC_STEP) < 0.0001 &&(fractional_part - i * FRAC_STEP) > -0.0001) {valid_fraction = 1;break;}}if (!valid_fraction && fractional_part > 0.0001) continue;// 找到有效参数*divclk_divide = d;*clkfbout_mult = mult;*clkout0_divide = divide;found = 1;break;}}}//return found ? 0 : -1;
}/*****************************************************************************/static u32 build_reg0_value(int divclk_divide, double clkfbout_mult) {//u32 reg_value = 0;// 提取整数和小数部分int integer_part = (int)clkfbout_mult;double fractional_part = clkfbout_mult - integer_part;int fractional_value = (int)(fractional_part * FRAC_SCALE);// 构建寄存器值reg_value |= (divclk_divide & 0xFF);           // Bits [7:0]reg_value |= (integer_part & 0xFF) << 8;       // Bits [15:8]reg_value |= (fractional_value & 0x3FF) << 16; // Bits [25:16]//return reg_value;
}/*****************************************************************************/static u32 build_reg2_value(double clkout0_divide) {//u32 reg_value = 0;// 提取整数和小数部分int integer_part = (int)clkout0_divide;double fractional_part = clkout0_divide - integer_part;int fractional_value = (int)(fractional_part * FRAC_SCALE);// 构建寄存器值reg_value |= (integer_part & 0xFF);           // Bits [7:0]reg_value |= (fractional_value & 0x3FF) << 8; // Bits [17:8]//return reg_value;
}/*****************************************************************************/int clk_wiz_configure(double input_freq, double output_freq) {//int divclk_divide;double clkfbout_mult, clkout0_divide;u32 reg0_value, reg2_value;// 参数检查if (input_freq <= 0 || output_freq <= 0) {printf("Error: Invalid Frequency Parameters.\n");return XCLK_WIZ_ERROR_INVALID_PARAM;}// 1. 计算PLL参数if (calculate_pll_params(input_freq, output_freq, &divclk_divide,&clkfbout_mult, &clkout0_divide) != 0) {printf("Error: Cannot Find Suitable PLL Parameters.\n");return XCLK_WIZ_ERROR_INVALID_PARAM;}printf("1 - Calculate FVCO Parameters:\n");printf("\tDIVCLK_DIVIDE: %d\n", divclk_divide);printf("\tCLKFBOUT_MULT: %.3f\n", clkfbout_mult);printf("\tCLKOUT0_DIVIDE: %.3f\n\n", clkout0_divide);// 2. 复位PLLif (clk_wiz_reset() != XCLK_WIZ_SUCCESS) {return XCLK_WIZ_ERROR_RESET_FAILED;}// 3. 构建寄存器值reg0_value = build_reg0_value(divclk_divide, clkfbout_mult);reg2_value = build_reg2_value(clkout0_divide);printf("3 - Build Clock Configuration Register Values:\n");printf("\tReg0 (0x%x): 0x%lx\n", XCLKWIZ_CLK_CONFIG_00_OFFSET, reg0_value);printf("\tReg2 (0x%x): 0x%lx\n\n", XCLKWIZ_CLK_CONFIG_02_OFFSET, reg2_value);// 4. 配置寄存器XClk_Wiz_WriteReg(XCLKWIZ_BASEADDR, XCLKWIZ_CLK_CONFIG_00_OFFSET, reg0_value);XClk_Wiz_WriteReg(XCLKWIZ_BASEADDR, XCLKWIZ_CLK_CONFIG_02_OFFSET, reg2_value);printf("4 - Write Clock Configuration Register Values.\n\n");// 5. 加载新配置XClk_Wiz_WriteReg(XCLKWIZ_BASEADDR, XCLKWIZ_CLK_CONFIG_23_OFFSET, 0x3);printf("5 - Load Clock Configuration Register Values.\n\n");// 6. 等待锁定printf("6 - Waiting for PLL Lock...\n");if (wait_for_lock(COUNT_NUM_100MS) != XCLK_WIZ_SUCCESS) {printf("Error: PLL Lock Failed.\n");return XCLK_WIZ_ERROR_LOCK_FAILED;}printf("\tPLl Lock Succeeded.\n\n");//return XCLK_WIZ_SUCCESS;
}/*****************************************************************************/

4.4 main.c文件

在14.1提供的main函数基础上，修改while循环部分，代码如下所示：

    while (1) {//sleep(20);result = clk_wiz_configure(50, 123.75);switch(result) {case XCLK_WIZ_SUCCESS:printf("PLL Configuration Completed.\n\n");break;case XCLK_WIZ_ERROR_INVALID_PARAM:printf("Error: Invalid Parameters Provided.\n\n");break;case XCLK_WIZ_ERROR_RESET_FAILED:printf("Error: PLL Reset Failed.\n\n");break;case XCLK_WIZ_ERROR_LOCK_FAILED:printf("Error: PLL Lock Failed.\n\n");break;default:printf("Error: Unknown Error Occurred.\n\n");}//sleep(20);result = clk_wiz_configure(50, 148.5);switch(result) {case XCLK_WIZ_SUCCESS:printf("PLL Configuration Completed.\n\n");break;case XCLK_WIZ_ERROR_INVALID_PARAM:printf("Error: Invalid Parameters Provided.\n\n");break;case XCLK_WIZ_ERROR_RESET_FAILED:printf("Error: PLL Reset Failed.\n\n");break;case XCLK_WIZ_ERROR_LOCK_FAILED:printf("Error: PLL Lock Failed.\n\n");break;default:printf("Error: Unknown Error Occurred.\n\n");}}

实测效果：每隔20s，重配置一次时钟频率，输出视频在1080p@50Hz和1080p@60Hz之间切换。

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.mzph.cn/diannao/79190.shtml

如若内容造成侵权/违法违规/事实不符，请联系多彩编程网进行投诉反馈email:809451989@qq.com，一经查实，立即删除！

相关文章

在边缘端进行tensorflow模型的部署（小白初探）

在边缘端进行tensorflow模型的部署（小白初探）

1.配置tensorflow的环境 &#xff08;我是安装GPU版本的&#xff09; 建议参考这个博主的文章&#xff0c;确实非常快速&#xff01; 十分钟安装Tensorflow-gpu2.6.0本机CUDA12 以及numpymatplotlib各包版本协调问题_tensorflow cuda12-CSDN博客 2.学习自制数据集 &#xf…
阅读更多...
windows下使用nginx + waitress 部署django

windows下使用nginx + waitress 部署django

架构介绍 linux一般采用nginx uwsgi部署django&#xff0c;在Windows下&#xff0c;可以取代uwsgi的选项包括Waitressa、Daphnea、Hypercoma和Gunicorna(通过WSLa 运行)。windows服务器一般采用nginx waitress 部署django&#xff0c;,他们的关系如下 django是WEB应用…
阅读更多...
利用pnpm patch命令实现依赖包热更新：精准打补丁指南

利用pnpm patch命令实现依赖包热更新：精准打补丁指南

需求场景 在Element Plus的el-table组件二次开发中&#xff0c;需新增列显示/隐藏控件功能。直接修改node_modules源码存在两大痛点&#xff1a; 团队协作时修改无法同步 依赖更新导致自定义代码丢失 解决方案选型 通过patch-package工具实现&#xff1a; &#x1f4e6; 非…
阅读更多...
ThinkPad T520 无法读到硬盘 问题排查思路

ThinkPad T520 无法读到硬盘 问题排查思路

错误提示&#xff1a;2100:detection error on hdd0(Main hdd) 1、判断错误提示含义 表示电脑在启动时无法检测到主硬盘&#xff08;HDD0&#xff09;。 2、 常见原因&#xff1a; 硬盘松动或接触不良 → 特别是笔记本在移动或震动后&#xff0c;硬盘排线松了。 硬盘损坏 →…
阅读更多...
Doris部署生产集群最低要求的部署方案

Doris部署生产集群最低要求的部署方案

Doris生产集群最低部署方案&#xff08;2025年4月版&#xff09; 一、节点规划与数量 1. FE节点&#xff08;Frontend&#xff09; 数量&#xff1a;至少 3个节点&#xff08;1个Follower 2个 Observer&#xff09;&#xff0c;确保高可用&#xff08;HA&#xff09;。角色分…
阅读更多...
游戏引擎学习第227天

游戏引擎学习第227天

今天的计划 今天的工作重点是进行吸引模式&#xff08;attract mode&#xff09;的开发&#xff0c;主要是处理游戏的进出和其他一些小的细节问题&#xff0c;这些是之前想要整理和清理的部分。我做了一些工作&#xff0c;将游戏代码中的不同部分分离到逻辑上独立的区域&#…
阅读更多...
spark-SQL数据加载和保存

spark-SQL数据加载和保存

数据加载与保存 通用方式&#xff1a; 通过 spark.read.load 和 df.write.save 实现数据加载与保存。可利用 format 指定数据格式&#xff0c;如 csv 、 jdbc 等&#xff1b; option 用于设置特定参数&#xff0c;像 jdbc 格式下的数据库连接信息&#xff1b; load 和 save 则…
阅读更多...
算法升级战报：亚马逊受众定向工具实测点击成本降37%

算法升级战报：亚马逊受众定向工具实测点击成本降37%

随着广告成本居高不下&#xff0c;精准投放成为卖家们绕不开的焦虑点。而最近一轮亚马逊DSP广告系统的算法升级&#xff0c;似乎正在给这场投放内卷带来新的转机。在这篇文章中&#xff0c;我们将基于实际测试数据&#xff0c;详细解析亚马逊受众定向工具的表现&#xff0c;并复…
阅读更多...
大带宽服务器的优势

大带宽服务器的优势

大带宽服务器最大的优势就在于可以显著提高数据传输的速度&#xff0c;这对于有着高流量应用和实时数据交换需求的企业来说&#xff0c;大带宽服务器中的带宽越大&#xff0c;所提供的数据传输速度就越快&#xff0c;同时网络的延迟度也会变低&#xff0c;所以大带宽服务器往往…
阅读更多...
华为OD机试真题——阿里巴巴找黄金宝箱 IV（2025A卷：200分）Java/python/JavaScript/C++/C语言/GO六种最佳实现

华为OD机试真题——阿里巴巴找黄金宝箱 IV（2025A卷：200分）Java/python/JavaScript/C++/C语言/GO六种最佳实现

2025 A卷 200分 题型 本文涵盖详细的问题分析、解题思路、代码实现、代码详解、测试用例以及综合分析&#xff1b; 并提供Java、python、JavaScript、C、C语言、GO六种语言的最佳实现方式&#xff01; 华为OD机试真题《阿里巴巴找黄金宝箱 IV》&#xff1a; 目录 题目名称&…
阅读更多...
C++零基础实践教程

C++零基础实践教程

模块一&#xff1a;准备工作与第一个程序 (热身) 在正式编写代码之前&#xff0c;我们需要了解为什么要学习 C&#xff0c;并搭建好我们的开发环境。然后&#xff0c;我们将编写并运行第一个简单的 C 程序。 1. 为什么选择 C&#xff1f; 你可能听说过很多编程语言&#xff…
阅读更多...
6 CMD 与 PowerShell 指令大全、C 程序终端运行、字符编码切换指南

6 CMD 与 PowerShell 指令大全、C 程序终端运行、字符编码切换指南

1 CMD 与 PowerShell 常用指令 在命令行环境中高效运行程序&#xff0c;掌握终端的基本操作命令至关重要。无论是 Windows 系统下的 CMD&#xff08;命令提示符&#xff09;还是 PowerShell&#xff0c;它们都配备了一系列实用的命令&#xff0c;助力我们管理文件、执行程序以及…
阅读更多...
Linux——共享内存

Linux——共享内存

目录 一、共享内存概念 二、共享内存的一些函数 2.1 shmget 创建共享内存 2.2 shmat 访问共享内存 2.3 shmdt 解除共享内存的映射 2.4 shnctl 删除共享内存段 三、共享内存 3.1 创建测试进程 3.2 使用循环测试 ​编辑 3.3 共享内存写入程序 3.4 带有信号量的共享内…
阅读更多...
数启新疆，智领未来！2025新疆数字经济发展战略研讨会在乌市启幕

数启新疆，智领未来！2025新疆数字经济发展战略研讨会在乌市启幕

2025年4月20日&#xff0c;由新疆维吾尔自治区数字经济联合会主办、中钧科技有限公司承办的"2025新疆数字经济发展战略研讨会"将在乌鲁木齐水磨沟区金正大厦三层会议中心隆重召开。 作为本年度新疆数字经济领域规格最高的行业盛会&#xff0c;会议将汇聚自治区14个厅…
阅读更多...
Nginx：轻量级高性能的Web服务器与反向代理服务器

Nginx：轻量级高性能的Web服务器与反向代理服务器

目录 一.引言 二.Nginx的核心特点 2.1高性能与高并发 2.2低资源消耗 2.3功能丰富 2.4高度扩展性 三.Nginx的应用场景 3.1静态资源服务器 3.2反向代理服务器 3.3API网关 3.4Nginx的配置与使用 四.总结 一.引言 在互联网高速发展的今天&#xff0c;Web服务器的性能与…
阅读更多...
嵌入式Linux设备使用Go语言快速构建Web服务，实现设备参数配置管理方案探究

嵌入式Linux设备使用Go语言快速构建Web服务，实现设备参数配置管理方案探究

本文探讨&#xff0c;利用Go语言及gin框架在嵌入式Linux设备上高效搭建Web服务器&#xff0c;以实现设备参数的网页配置。通过gin框架&#xff0c;我们可以在几分钟内创建一个功能完善的管理界面&#xff0c;方便对诸如集中器&#xff0c;集线器等没有界面的嵌入式设备的管理。…
阅读更多...
KALI搭建log4j2靶场及漏洞复现全流程

KALI搭建log4j2靶场及漏洞复现全流程

这里使用了两台KALI虚拟机&#xff0c;一台用于安装靶场环境&#xff0c;一台用于攻击 一、Docker的安装&#xff08;靶机&#xff09; 1、Linux内核版本查看 #安装docker要求内核版本kerner>3.10 #为此&#xff0c;先检查当前Linux系统的内核版本 uname -a 2、Linux apt…
阅读更多...
学习笔记—C++—模板初阶

学习笔记—C++—模板初阶

目录 模板初阶 泛型编程 函数模板 模版概念 函数模版格式 模版的原理 函数模板的实例化 模版参数的匹配规则 类模板 模板初阶 泛型编程 使用函数重载虽然可以实现&#xff0c;但是有一下几个不好的地方&#xff1a; 1. 重载的函数仅仅是类型不同&#xff0c;代码复…
阅读更多...
Docker 中多个容器之间的通信

Docker 中多个容器之间的通信

在 Docker 中&#xff0c;多个容器之间的通信可以通过以下几种主要方式实现&#xff0c;具体选择取决于网络需求、隔离性及管理复杂度&#xff1a; 一、自定义 Bridge 网络&#xff08;推荐&#xff09; 通过创建自定义的 Docker 网络&#xff0c;容器可以加入同一网络并通过容…
阅读更多...
Day1-初次接触UFS

Day1-初次接触UFS

经过导师初次介绍&#xff0c;了解工作以芯片测试为主&#xff0c;需坚持学习&#xff0c;小白大致需3-6月入门。整体学习应分为3大块&#xff0c;UFS协议占40%&#xff08;3-4h&#xff09;,C技能占40%&#xff08;3-4h&#xff09;,工具或业务占20%&#xff08;1-2h&#xff…
阅读更多...
最新文章

Copyright @ 2022~2023