计组TEC4实验——运算器组成实验
1. 实验目的
(1）掌握算术逻辑运算加、减、乘、与的工作原理。
(2) 熟悉简单运算器的数据传送通路。
(3) 验证实验台运算器的8位加、减、与、直通功能。
(4) 验证实验台的4位乘4位功能。
(5) 按给定数据，完成几种指定的算术和逻辑运算。
2. 实验平台
TEC-4计算机组成原理实验系统
8 位计算机模型实验系统，采用了数据总线和指令总线双总线机制
3. 实验准备——接线
4. 实验内容 1
-
将 01010101B 置入 DR1
-
将 10101010B 置入 DR2
-
进行直通运算
-
进行加法运算DR1+DR2=11111111B
5. 实验内容2
- DRl=01100011B，DR2=10110100B
直通
- 对结果（数据和进位）进行分析
6. 实验内容3
-
将A、B中的内容互换。
-
DRl=01100011B，DR2=10110100B则交换后为DRl=10110100B；DR2=01100011B
实验思路
首先由ALU求出A+B，放入DR2中，此时DR1和DR2分别存放B和A+B；接着用ALU求出(A+B)-B=A，放入DR1中，此时DR1和DR2分别存放A和A+B；最后用ALU求出(A+B)-A=B，放入DR2中，此时DR1和DR2分别存放A和B，交换完成。
实验过程截图
- 将A+B 放入 DR2 中
- 求出(A+B)-B=A，放入DR1中
- 求出(A+B)-A=B，放入DR2中
如图所示，交换完成！
7. 回答问题
-
在实验中， 在置数给DR1时,SW_BUS#若为高,会出现什麽现象?
- 答：数据可能不会被写入到DR1中，因为写使能信号未被激活。
-
在给DR2置数时,应注意什麽问题？
- 答：应确保DR2的写使能信号有效（如SW_BUS#为低电平），并且输入的数据正确无误，同时注意时序，不要在时钟边沿到来之前改变数据或控制信号。
-
DR2\ DR1哪个是A,哪个是B?
- 答：A是DR2,B是DR1。
-
在给寄存器置数时,M1=0是否可以?
- 答：M1用于选择DR1的数据输入源。M1=1时，DR1选择D1—A1作为数据输入端；M1=0时，DR1选择D0—A0作为数据输入端。M2用于选择DR2的数据输入源。M2=1时，DR2选择D1—A1作为数据输入端；M2=0时，DR2选择D0—A0作为数据输入端。因此我认为应该是OK的。
-
请说明如何控制ALU完成不同地运算?
- 答：控制ALU完成不同运算，通过一组控制信号**（S2、S1、S0）**实现。这些信号决定了ALU内部逻辑电路的配置，以执行加法、减法、逻辑与、逻辑或、逻辑异或、直通或者乘法等运算。根据实验文档中的操作，选择正确的控制信号组合，即可使ALU执行所需的运算。
-
在置数阶段,若ALU_BUS=1,而SW_BUS#=0则会出现什麽问题?
- 答:在置数阶段，ALU_BUS=1表示数据总线上有数据，而SW_BUS#=0意味着写入寄存器的控制信号无效，这样会导致虽然数据总线上有数据，但是数据无法被正确写入到寄存器中，因为写入操作没有被激活
- 这些控制信号如何产生的?(人充当控制器)信号有时序吗?
- 答：实验中，控制信号是由人通过开关手动设置的。有时序，且这些信号的时序非常重要，必须按照特定的顺序和时钟周期给出，以确保数据处理的正确性和时序逻辑的正确执行。
-
什么是数据通路？
- 答：数据通路是指在计算机或数字系统中，数据从一个组件传输到另一个组件的路径。它包括寄存器、算术逻辑单元（ALU）、多路复用器、解复用器、各种逻辑门等，这些组件协同工作，实现数据的流动和处理。
-
操作控制的顺序影响结果吗〉为什么？
- 答：当然会，因为不同的控制序列会激活不同的运算逻辑，导致不同的数据处理流程和结果。
-
如果要求设计出8位的算术逻辑运算单元，请说出最简单的思路。
-
答：如图：
-
可以使用两个ALU，以便处理进位。
图片来源：CSDN博客：运算器实验——8位算术逻辑运算实验
实验结束，本文收录于计算机组成原理专栏下
点赞关注收藏，获取更多干货~
 - 图像畸变校正)
