mmu之TLB的来源与实现

TLB的由来

遇到的问题

对于两级页表(Page Table)的设计，需要访问两次物理内存才可以得到虚拟地址对应的物理地址(一次访问第一级页表，另一次访问第二级页表)，而物理内存的运行速度相对于处理器本身来说，有几十倍的差距;

因此在处理器执行的时候，每次送出虚拟地址都需要经历上述过程的话,这显然是很慢的(要知道,每次取指令都需要访问存储器)。

此时可以借鉴 Cache的设计理念，使用一个速度比较快的缓存，将页表中最近使用的 PTE 缓存下来,因为它们在以后还可能继续使用,尤其是对于取指令来说;

考虑到程序本身的串行性，会顺序地从一个页内取指令，此时将 PTE 缓存起来是大有益处的，能够加快一个页内4KB内容的地址转换速度；

TLB的引入

由于历史的原因,缓存PTE的部件一般不称为Cache,而是称之为TLB(TranslationLookaside Buffer)。

在TLB中存储了页表中最近被使用过的PTE, 从本质上来将，TLB就是页表的Cache。
但是,TLB又不同于一般的Cache,它只有时间相关性(TemporalLocality)，也就是说，现在访问的页，很有可能在以后继续被访问。
至于空间相关性(SpatialLocality)，TLB并没有明显的规律，因为在一个页内有很多的情况，都可能使程序跳转到其他不相邻的页中取指令或数据。
也就是说，虽然当前在访问一个页，但是未必会访问它相邻的页, 正因为如此,Cache设计中很多的优化方法,例如预取(prefetching),是没有办法应用于 TLB 中的。

在现代的处理器中,很多都采用两级TLB：

第一级TLB采用哈佛结构，分为指令TLB(I-TLB)和数据TLB(D-TLB)，一般采用全相连的方式；
第二级TLB 是指令和数据共用，一般采用组相连的方式，这种设计方法和多级 Cache是一样的。

TLB的使用

处理器发送的虚拟地址首先送到TLB中进行查找；

TLB中的内容是有效的；此时TLB hit, 可以直接使用从TLB中得到的PFN；
TLB中的内容是无效的，则是需要访问物理内存中的页表：
- 如果在物理内存中找到的PTE是有效的，则可以直接从页表中得到对应的物理地址，同时将这个PTE写回到TLB中，供以后使用；
- 如果在物理内存中找到的PTE是无效的，说明这个page不在物理内存中（可能这个page以前没被使用过，或者这个page使用后之后，又被替换走了），此时应该产生page fault类型的excp;
  - 通知操作系统来处理这个情况;
  - 操作系统需要从硬盘中将相应的页搬移到物理内存中;
  - 将它在物理内存中的首地址放到页表内对应的PTE中,并
  - 将这个PTE的内容写到TLB中。
上述TLB中的其他域段，完全来自于页表；

TLB的miss

当一个虚拟地址查找 TLB，发现需要的内容不在其中时，就发生了 TLB 缺失（miss），由于TLB本身的容量很小,所以TLB缺失发生的频率还是比较高的,在很多情况下都可以发生 TLB 缺失，它们主要有如下几种。

虚拟地址对应的页不在物理内存中，此时在页表中就没有对应的PTE，由于TLB是页表的Cache, 所以TLB的内容应该是页表的一个子集,也就是说, 在页表中不存在的PTE，也不可能出现在 TLB中。
虚拟地址对应的页已经存在于物理内存中了,因此在页表中也存在对应的PTE,但是这个PTE还没有被放到TLB中,这种情况是经常发生的,毕竟TLB的容量远小于页表。
虚拟地址对应的页已经存在于物理内存中了，因此在页表中也存在对应的PTE，这个PTE也曾经存在于TLB中，但是后来从TLB中被踢了出来(例如由于这个页长时间没有被使用而被LRU替换算法选中),现在这个页又重新被使用了,此时这个PTE就存在于页表中，而不在 TLB内。

解决TLB缺失的本质就是要从页表中找到对应的映射关系,并将其写回到TLB内,这个过程称为Page Table Walk；

可以使用硬件的状态机来完成这个事情,也可以使用软件来做这个事情,它们各有优缺点,在现代的处理器中均有采用,它们各自的工作过程如下。

软件方式

一旦发现TLB缺失，硬件把产生TLB缺失的虚拟地址保存到一个特殊寄存器中,同时产生一个TLB缺失类型的异常；
在异常处理程序中,软件使用保存在特殊寄存器当中的虚拟地址去寻址物理内存中的页表,找到对应的PTE,并写回到TLB中；
很显然,处理器需要支持直接操作TLB的指令,如写TLB、读TLB等。

对于超标量处理器来说,由于对异常进行处理时,会将流水线中所有的指令进行抹掉(在后文会介绍这个过程),这样会产生一些性能上的损失,但是使用软件方式,可以实现一些比较灵活的TLB替换算法。

但是，为了防止在执行TLB缺失的异常处理程序时再次发生TLB缺失,一般都将这段程序放到一个不需要进行地址转换的区域(这个异常处理程序一般属于操作系统的一部分,而操作系统就放在不需要地址转换的区域),这样处理器在执行这段异常处理程序时,相当于直接使用物理地址来取指令和数据，避免了再次发生TLB缺失的情况。

硬件方式

硬件实现一般由内存管理单元(MMU)完成,当发现TLB缺失时，MMU自动使用当前的虚拟地址去寻址物理内存中的页表。

前面说过,多级页表的最大优点就是容易使用硬件进行查找,只需要使用一个状态机,逐级进行查找就可以了；
如果从页表中找到的 PTE 是有效的，那么就将它写回到 TLB 中，这个过程全部都是由硬件自动完成的,软件不需要做任何事情,也就是这个过程对于软件是完全透明的。
这个过程中，还需要将整个流水线都暂停，等待MMU处理这个TLB缺失，只有它处理完了，才可以使流水线继续执行。
当然,如果MMU发现查找到的PTE是无效的,那么硬件就无能为力了,此时MMU会产生PageFault类型的异常,由操作系统来处理这个情况。
使用硬件处理TLB缺失的这种方法更适合超标量处理器，它不需要打断流水线，因此从理论上来说，性能也会好一些；

但是这需要操作系统保证页表已经在物理内存中建立好了,并且操作系统也需要将页表的基地址预先写到处理器内部对应的寄存器中(例如PTR寄存器),这样才能够保证硬件可以正确地寻址页表。