DE2-115开发板基于verilog和nioⅡ的流水灯实现

一、内容概要
二、实现
- 2.1 基于Nios II软核的流水灯
- - 2.1.1 准备工作
  - 2.1.2 工程搭建
  - 2.1.3 硬件代码设计
  - - Ⅰ 连接IP核
    - Ⅱ 编写代码
    - Ⅲ 各种配置
  - 2.1.4 软件代码设计
  - - Ⅰ 环境构建
    - Ⅱ 编写代码
  - 2.1.5 代码下载
  - - Ⅰ 硬件下载
    - Ⅱ 软件下载
  - 2.1.6 运行结果
- 2.2 Verilog流水灯
三、心得体会
四、参考链接

一、内容概要

在DE2-115开发板上分别用 Verilog和 Nios软件编程两种方式完成LED流水灯显示，理解两种方式的差异

二、实现

2.1 基于Nios II软核的流水灯

2.1.1 准备工作

Quartus II
DE2-115开发板

2.1.2 工程搭建

打开Quartus，新建一个工程
按照图片进行如下选择

选择芯片

finish

2.1.3 硬件代码设计

Ⅰ 连接IP核

类似于以可视化界面的方式进行verilog里面的通过顶层文件连接各模块操作

找到platform Designer，某些版本可能是 Qsys
在这里插入图片描述

首先设置时钟
在这里插入图片描述
默认即为50MHZ，设置好后点右下角finish

左侧通过搜索栏进行搜索，添加以下模块：

Nios Ⅱ Processor (nios软核处理器)
On-Chip Memory (储存器)
JTAG UART （JTAG、UART）
System ID Peripheral （为Nios II生成一个ID号）
pio (流水灯管脚)

在这里插入图片描述
先全部点Finish保持默认

三连击Name标签下的属性可以修改名称：

略微修改了一下名字

连接模块：

clk，reset，datamaster需要和其他所有IP核连接，nios ii的指令端口（instruction_master)只与存储器进行连接，nios ii中的jtag_debug_model_reset与外部IP核进行连接。jtag端口的中断信号的连接，其中0表示中断的优先级（可以进行设置）
在这里插入图片描述

在这里插入图片描述

接下来进行参数配置（右键模块点击edit）

On-chip Memory
设置为10k（10240）
nios
PIO
将width设置为4表示4个Led灯

把管教名设置为led

然后系统分配地址
在这里插入图片描述
完成后就不报错了

最后点击右下角Generate生成

然后等待

完成后一路finish

Ⅱ 编写代码

回到Quartus，新建一个verilog文件
在这里插入图片描述

写入代码

module led_ctrl(input clk,input reset_n,output  [3:0] led
);

Ⅲ 各种配置

在这里插入图片描述
找到生成的文件添加

找到这个总文件,根据管脚信息在之前写的代码里面加入:

demo2_waterled u0 (.clk_clk       (clk),       //   clk.clk.reset_reset_n (reset_n), // reset.reset_n.led_export    (led)     //   led.export);

在这里插入图片描述
这样完整的代码即为：

module led_ctrl(input clk,input reset_n,output  [3:0] led
);demo2_waterled u0 (.clk_clk       (clk),       //   clk.clk.reset_reset_n (reset_n), // reset.reset_n.led_export    (led)     //   led.export);endmodule

配置一下管脚

在这里插入图片描述

然后进入Dual-purpose Pins，全部设置为Use as regular I/O

然后编译一下

然后分配一下管脚

重新编译

2.1.4 软件代码设计

Ⅰ 环境构建

通过此处打开eclipse
在这里插入图片描述
自己选定一个工作空间（不一定是当前项目目录）
进入初始界面后创建文件

点击NEXT

点击Finish
完成后找到这个文件

Ⅱ 编写代码

把hello_world.c的代码修改为:

#include <stdio.h>
#include "system.h"
#include "altera_avalon_pio_regs.h"
#include "alt_types.h"
const alt_u8
led_data[4]={0x01,0x03,0x07,0x0F};
int main (void) {int count=0;alt_u8 led;volatile int i;while (1){if (count==4){count=0;}else{count++;}led=led_data[count];IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, led);//延时的设置i = 0;while (i<5000000)i++;}	return 0;
}

保存

而后右键waterled_bsp，再Nios II 中选择BSP Editor进行如下配置：

在这里插入图片描述

![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/0697eb0f10f54a1f95cc607c7c6d28bc.png

选择Generate BSP
在这里插入图片描述
然后右键waterled，选择build project

完成

2.1.5 代码下载

Ⅰ 硬件下载

在这里插入图片描述

Ⅱ 软件下载

回到eclipse，右键waterled，选择Run As中的Nios II Hardware
在这里插入图片描述
刷新一下

然后先apply再run

2.1.6 运行结果

在这里插入图片描述

2.2 Verilog流水灯

直接编写Verilog代码

module led_ctrl(input En,input CP,input Dn,output reg [0:7] Out);//匹配8个灯，故宽度为8
reg [25:0] cnt;
reg cnt1;
reg Cn;
parameter cnt_max = 26'd49_999_999;//时钟的频率是50mhz，要实现几秒钟变一次就调到//相应时间，例子为1s每次always@(posedge CP or negedge En)//该always循环实现的是一秒钟的计数if(En==1'b0)cnt<=26'd0;else if(cnt == cnt_max)cnt<=26'd0;else cnt<=cnt + 1'b1;
always @(posedge CP or negedge En) //cnt每次为1代表到了一秒钟if(En==1'b0)cnt1<=1'b0;else if(cnt == cnt_max-1'd1)cnt1<=1'b1;else cnt1<=1'b0;always @(posedge CP or negedge En)if(En==1'b0) beginif(Dn==1'b1)                  //用 Dn来判断赋不同的值，1为亮，也就可以实现两个灯一起移动的选择Out <=8'b00000001;elseOut <=8'b00000011;endelse beginif (Out[0]==1'b1)//不用判断整个Out，只需要判断最边上的1，为1则表示需要改变方向，方向由Cn判断Cn<=1'b1;else if(Out[7]==1'b1)Cn<=1'b0;if (cnt1==1'b1) beginif(Cn==1'b1)Out<={1'b0,Out[0:6]};//右移elseOut<={Out[1:7],1'b0};//左移endendendmodule