从纳米到埃米，芯片制造商正在竭尽全力缩小电路的尺寸。但面对算力需求的激增，一项涉及更大尺寸（数百或数千纳米）的技术——混合键合（Hybrid Bonding）——将在未来五年内扮演重要角色。近日，IEEE Spectrum的文章“The Copper Connection: Hybrid Bonding is the 3D-Chip Tech That’s Saving Moore’s Law”深入分析了由于摩尔定律逐渐崩溃，晶体管缩小的速度正在变慢，但混合键合为芯片制造商提供了新的解决方案，通过增加晶体管数量来提升处理器和内存的性能。文章的主要观点概括如下：

混合键合是什么？

混合键合（Hybrid Bonding）技术，作为3D芯片制造的关键技术，正在逐步改变芯片行业的格局。它通过在同一封装内堆叠两个或多个芯片，构建出高性能的3D芯片，从而满足日益增长的算力需求。尽管摩尔定律逐渐崩溃，晶体管缩小的速度放缓，但混合键合为芯片制造商提供了新的解决方案，通过增加晶体管数量来提升处理器和内存的性能。

今年5月的IEEE电子元件和技术会议（ECTC）上，来自全球的研究团队展示了混合键合技术的最新进展。其中，3D堆叠芯片之间的连接密度达到了前所未有的水平，每平方毫米硅片上可建立约700万个连接。英特尔的Yi Shi指出，这种高密度的连接是半导体技术新进展的必然结果，也是实现系统技术协同优化（STCO）的关键。

混合键合是如何工作的？

混合键合的过程始于两个晶圆或一个芯片和一个晶圆的相对配合。配合面上覆盖有氧化物绝缘层和略微凹陷的铜垫，这些铜垫与芯片的互连层相连。接下来，晶圆被压在一起，在氧化物之间形成初始键合。然后，通过缓慢加热堆叠的晶圆，使氧化物牢固连接，并使铜膨胀以形成电连接。

混合键合可以将一个芯片键合到一个更大尺寸的晶圆上，也可以直接键合两个晶圆，由于后者在相机芯片制造中的应用，晶圆间键合更加成熟。IMEC已经可以将WoW的键合pitch做到400nm，而CoW的键合pitch只有2um，相比microbump的几十um的pitch已经是巨大的飞跃了。

图1：混合键合的工作流程（图源：IEEE Spectrum）

这一过程中，工程师需要解决多个技术难题，包括压平氧化物的最后几纳米、控制铜的凹陷程度、形成强共价键以及降低退火温度和缩短工艺时间等。此外，研究人员还在探索如何将铜控制到单个原子层的水平，以及使用不同类型的表面材料来提高晶圆之间的连接强度，因为铜膨胀太小就不会熔合，太大会把晶圆撑开，必须精细控制空隙的大小。

两类混合键合技术：WoW与CoW

晶圆对晶圆（WoW）混合键合实现了最紧密的间距，这得益于在平整度方面的大量努力。化学机械平坦化（CMP）工艺对于确保整个晶圆的平坦化至关重要。同时，研究人员还在探索使用不同的表面材料和化学激活方案来增强连接的牢固性。

相比之下，晶圆上芯片（CoW）混合键合对于高端CPU和GPU制造商来说更具吸引力。它允许芯片制造商堆叠不同尺寸的小芯片，并在键合前进行测试，以确保质量。然而，CoW也面临着与WoW相似的技术挑战，并且降低这些困难的选项较少。尽管如此，英特尔和Imec等研究机构仍然取得了显著的进展，实现了具有微米级间距的CoW混合键合。

图2：Imec 使用等离子蚀刻来切割芯片并使其边角呈倒角，该技术消除了可能干扰粘合的机械应力（图源：IEEE Spectrum）

混合键合在高带宽存储器（HBM）中的应用

此外还需关注的一点是，CoW混合键合在HBM未来发展中会至关重要。HBM是DRAM die的堆叠，通常8~12个die的高度，堆叠在控制逻辑die上。HBM通常和GPU封装在一起，处理由大模型例如LLM产生的海量数据访问。当前HBM堆叠使用microbump做垂直互连，所以每层间会有有机填充物包裹的微焊球，导致HBM高度很高。AI对mem的需求导致HBM堆叠层数超过20层，microbump占据的空间会导致HBM太高，无法封装。混合键合可以大大降低HBM封装高度，并且得益于铜的低热阻，其散热也会更好。三星工程师在ECTC上展示了使用混合键合技术产生的16层HBM堆栈，并预测可以制造20层以上的堆栈。

混合键合，未来可期

研究人员将继续努力减小混合键合连接的间距，以实现更高的性能。台积电计划推出背面供电技术，将芯片的电力传输互连置于硅表面下方，以排除电源管道并优化连接。此外，随着技术的不断进步，混合键合可能不仅限于硅材料，还可以扩展到氮化镓、玻璃等其他材料，甚至涉及量子计算芯片的混合键合。

图3：CoW混合键合比WoW混合键合更有用，因为它可以将一种尺寸的芯片放置到具有更大芯片的晶圆上，然而，CoW键合可以实现的连接密度低于WoW键合（图源：IEEE Spectrum）

混合键合技术作为3D芯片制造的关键技术之一，正在逐步改变芯片行业的格局。通过实现高密度连接和堆叠不同尺寸的小芯片，混合键合为芯片制造商提供了新的解决方案，以满足日益增长的算力需求。随着技术的不断进步和应用领域的拓展，混合键合有望成为未来芯片技术的重要发展方向。

原文链接：https://ieeexplore.ieee.org/document/10669241

参考资料：
https://ieeexplore.ieee.org/document/10669241
https://semianalysis.com/2024/02/09/hybrid-bonding-process-flow-advanced/
https://www.chaspark.com/#/hotspots/1087106049426329600