题目传送门：F学社

zzfpga.com/StudentPlatform/Sheet/QuestionBankhttp://zzfpga.com/StudentPlatform/Sheet/QuestionBank

【第Ⅰ期题目 * 5】

请使用D触发器和必要的逻辑门实现此同步时序电路，用Verilog语言描述。

【第Ⅰ期题目 * 4】

请设计一个0-9的十进制计数器，要求带同步高电平复位功能。

【第Ⅰ期题目 * 3】

请参考以下真值表，实现三人表决器。

【第Ⅰ期题目 * 2】

请参考以下真值表，实现半加器。

【第Ⅰ期题目 * 1】

用verilog语言描述6个不同的2输入逻辑门电路，其中包括：与，或，与非，或非，异或和同或门。