深入模拟版图工程师基础学习：CMOS工艺解析

作为模拟版图工程师，了解CMOS（互补金属氧化物半导体）工艺是非常重要的，以下是我们需要掌握的基本内容：

1.基础理论：理解CMOS工艺的基本原理和结构，包括NMOS和PMOS晶体管的构造及其工作原理。（重要）

2.工艺流程：熟悉CMOS工艺的制造流程，包括沉积、清洗、光刻、蚀刻、离子注入等步骤，以及每个步骤对器件结构的影响。（了解即可）

3.器件特性：了解CMOS器件的电学特性，如电流-电压特性、电场分布、漏电流等。（了解即可）

4.布局设计规则：理解CMOS工艺下的布局设计规则，包括通道长度、间隙、掩膜层使用等，确保设计符合工艺要求。（重要）

5.器件参数提取：能够进行器件参数提取，如电容、电阻等的计算和模拟。（要会计算电容电阻）

6.工艺变化对设计的影响：了解不同工艺参数对电路设计性能的影响，如工艺节点的缩小对速度、功耗、噪声等的影响。（需要了解）

7.新工艺技术：跟踪新兴的CMOS工艺技术，如BCD工艺、FINFET等，以便在设计中考虑最新的工艺优势和挑战。（需要了解）

1.基础理论

CMOS（Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体）工艺是制造集成电路的一种常见方法，它基于硅（semiconductor）材料，利用金属氧化物（metal-oxide）和半导体的特性来制造电子元件，主要包括晶体管。

NMOS晶体管的构造和工作原理：

构造：
- NMOS晶体管由N型衬底（通常是硅）构成，其表面覆盖有一层绝缘层（通常是二氧化硅 SiO2）。在绝缘层上方，有一个P型掺杂区域形成晶体管的源极（source）和漏极（drain），这两个区域之间是一个N型掺杂的通道。
- 上方是一个金属栅极（gate），通常是多晶硅或金属，被绝缘层隔开。
工作原理：
- 当栅极施加正电压时，形成一个电场，使得N型掺杂区域下面的电子被吸引到表面形成导电通道，从而使得源极和漏极之间形成导通。
- 当栅极施加零电压或负电压时，导电通道关闭，晶体管处于截止状态，电流无法通过。

PMOS晶体管的构造和工作原理：

构造：
- PMOS晶体管与NMOS晶体管基本相反。它也是在P型衬底上形成的，绝缘层和金属栅极同样存在。
- 源极和漏极是N型掺杂的区域，中间是一个P型掺杂的通道。
工作原理：
- 当栅极施加负电压时，形成的电场使得P型通道下方的空穴（holes）被吸引到表面，形成导电通道，使得源极和漏极之间形成导通。
- 当栅极施加正电压时，导电通道关闭，晶体管处于截止状态，电流无法通过。

理解不了的，看这句大白话：电路给NMOS管的gate端施加逻辑1，NMOS就导通，施加逻辑0就NMOS关断；给PMOS的的gate端施加0就导通，施加1就关断。

原因：以NMOS为例，NMOS主要是通过控制栅极（GATE）电压来控制通道区域的导电性。当GATE端施加适当的高电平时（例如逻辑“1”或者与源极相同的电压），形成的电场使得通道区域形成导电通道，从而使得源极和漏极之间能够导通。当GATE端施加适当的低电平时（例如逻辑“0”或者接近地电位），电场消失，导电通道关闭，使得源极和漏极之间不导通。PMOS在工作原理上与NMOS类似，但是其导通和截止的控制逻辑与NMOS相反。

2.工艺流程简单了解，用一些大白话讲一下简单的流程。

准备硅片：我们开始用一个大而干净的硅片。这片硅会经过多次洗净和处理，确保表面没有任何杂质。
生长绝缘层：在硅片表面生长一层绝缘层，通常是二氧化硅（SiO2）。这层绝缘层的作用就像是一个保护罩，保护下面的电子元件不受外界影响。
形成导电通道：利用光刻技术，在硅片表面上涂覆一种光敏胶。然后，用特定的光和化学处理，我们可以在胶层上形成一个图案，就像在照片上做处理一样。这个图案决定了哪些地方要形成导电通道。
掺杂：接下来，我们会向硅片中注入一些掺杂物质，比如硼或磷。这些掺杂物改变了硅片的电性能，使得硅片在不同的区域能够做出不同的电子元件。
金属沉积：接下来，我们在硅片上沉积一层金属，通常是铜或者铝。这些金属会连接不同的电子元件，就像是电子设备的血管一样。
电路连接：最后，我们把所有的电子元件连接起来。这包括用细小的电线把元件之间的金属连接起来，确保它们可以在电子设备中正常工作。
测试：最终，我们对整个电子芯片进行测试。这个测试确保芯片的每个部分都能正常工作，没有任何问题。

3.CMOS的电学特性（了解即可）

电流-电压特性:CMOS晶体管的电流-电压（I-V）特性通常分为两种类型：NMOS和PMOS。在NMOS晶体管中，当栅极施加正电压时，电流从源极流向漏极；而在PMOS晶体管中，当栅极施加负电压时，电流从源极流向漏极。在工作区域内，电流随着栅极电压的变化而变化，这种特性使得CMOS晶体管能够作为开关或放大器进行控制。
电场分布:在CMOS晶体管中，电场分布是影响其性能的重要因素之一。在正常工作条件下，栅极施加的电场会控制源极和漏极之间的导电通道的形成或关闭。在强电场的情况下，如在开启或关闭时，电场会集中在特定区域，影响晶体管的速度和响应时间。
漏电流:漏电流是CMOS器件中一个重要的性能指标。它是指在关闭状态下，即使没有施加栅极电压，仍然会有少量电流从源极流向漏极的现象。漏电流的大小对电路的功耗和稳定性有显著影响，因此CMOS工艺中对漏电流的控制是非常关键的。

补充知识点：在MOSFET（金属氧化物半导体场效应晶体管）中，栅极是通过施加电压来控制晶体管的导通和截止状态的部分。具体来说：栅极是MOSFET中的控制电极，通过施加不同的电压，可以改变栅极与通道之间的电场强度，从而控制晶体管的导电特性。而源极和漏极则是MOSFET中的电流控制部分。当栅极施加适当的电压时，会在通道区域形成导电路径，电流可以从源极流向漏极或反之，这取决于晶体管的类型（NMOS或PMOS）以及栅极电压的极性。

大白话来讲，当你打开水龙头的开关（就像给MOS管的栅极施加了电压），水流开始流动（就像MOS管导通，电流从源极到漏极流动）。

注意:MOSFET 的电流通常从源极流向漏极，但在特定电压条件下，可能会发生反向导通，导致电流反向流动，这是需要避免和注意的工作状态。反向导通通常不是 MOSFET 设计的预期工作状态，因为它可能会导致器件的不正常工作或损坏。一些 MOSFET 设计会使用反向导通作为一种保护机制或特定的操作条件，但大多数情况下，工程设计中会避免发生反向导通。

这里可以引用出一个模拟版图经常会遇见的一个模块，ESD：在CMOS ESD保护电路中，通常使用串联的NMOS和PMOS晶体管来实现保护。当ESD事件发生时，这些晶体管会迅速导通，将ESD电流引导到地或电源电（VDD），以分散和吸收过高的电流和电压。例如，当ESD事件产生正电荷时，NMOS晶体管导通，将电荷导向地（VSS）；反之，当产生负电荷时，PMOS晶体管导通，将电荷导向电源电压（VDD）。

4.布局设计规则(重要)

这个布局设计规则涉及到模拟版图相关的DRC规则内容check，关于DRC等验证的内容会后面重新写一篇文章详细讲。这里先了解一下概念。

关于沟道长度和间隙：

沟道长度：指MOSFET的沟道长度，决定了晶体管的性能特征，如开启电压和电流驱动能力。通常由工艺规定，并在布局设计中精确控制。下面简单画了个图，蓝色区域的宽度表示沟道长度 L，红色区域的宽度（从S端到D端）表示沟道宽度 W。
间隙：指不同电路元件之间或电路元件与边界之间的距离，以避免电路元件之间的干扰或误操作。

5.器件参数提取

作为模拟版图工程师，计算和提取器件参数（如电容、电阻等）是设计和优化集成电路的重要部分。以下是一些常见的计算和提取方法，以及所用的工具和步骤。

1. 电容的计算和提取。

平板电容

对于简单的平板电容，可以使用以下公式进行计算： C=ε⋅A/d

C 是电容
ε是介电常数
A 是电容板的面积
d是两电容板之间的距离

互连电容

对于复杂的互连电容（如金属层之间的寄生电容），可以使用电场求解器（如ANSYS HFSS、Cadence QRC）进行提取和模拟。

2. 电阻的计算和提取

金属互连电阻，金属线的电阻可以通过以下公式计算：

R=ρ⋅L/A，

其中：

R是电阻
ρ是金属的电阻率
L是金属线的长度
A是金属线的横截面积

局部电阻

对于局部电阻，如源极和漏极区域的电阻，可以通过提取工具（如Synopsys StarRC、Cadence QRC）来计算这些寄生参数。

3.使用EDA工具进行器件参数提取

Cadence Virtuoso

Cadence Virtuoso是一个广泛使用的模拟设计和版图工具，它包含一些提取和模拟电路参数的功能。

QRC提取：使用Cadence QRC（Quantus QRC Extraction）提取电路的寄生电阻和电容。

Synopsys StarRC:Synopsys StarRC是另一个常用的提取工具，特别适用于精确的寄生参数提取。

4.模拟和验证

使用SPICE仿真工具（如HSPICE、Spectre）来模拟电路性能，验证提取的器件参数对电路性能的影响。

步骤：

创建仿真模型：将提取的寄生参数加入电路模型中。
设置仿真条件：设置输入信号、电源电压和温度等仿真条件。
运行仿真：运行仿真，分析电路的频率响应、时域响应等。

5. 参数优化

通过仿真结果，调整器件尺寸、布局和互连方式，优化电路性能。

面试题：当你发现仿真结果的某个地方电阻过大，你应该如何去调整呢？

回答：首先运行SPICE仿真并仔细分析结果。确定具体哪些节点或路径上的电阻过大。仔细检查仿真结果和版图，确定问题区域的具体位置。这可以通过查看SPICE网表中的节点电压和电流，找到高电阻的路径。然后就根据电阻的计算公式相应得调整尺寸和布局：

方法1：增加金属线宽度：因为电阻 R金属线的宽度成反比关系，即增加宽度可以减少电阻。

方法2：如果可能，重新布局以减少金属互连的长度（L）。电阻与长度成正比，减少长度可以降低电阻。

方法3: 如果工艺允许，可以选择使用低电阻率的材料（如铜代替铝）来布线。（这个不太可能）

方法4：增加并联路径：使用多条并联金属线来分流电流，等效电阻会降低。

方法5: 增加过孔数量，增加源极、漏极或关键节点处的过孔数量可以降低过孔电阻，并提高连接的可靠性。

6.工艺变化对设计的影响

不同工艺参数对电路设计性能的影响

工艺节点的缩小：

速度：工艺节点缩小通常意味着晶体管尺寸变小，开关速度增加，电路的整体速度提升。
功耗：由于晶体管尺寸变小，开关电容减少，因此动态功耗降低。然而，静态功耗可能增加，因为漏电流（特别是亚阈值泄漏电流）可能增大。
噪声：工艺节点缩小可能导致噪声性能变差，包括热噪声和闪烁噪声增加。需要更精细的设计来管理噪声。

举个例子：从180nm缩小到65nm。

更严格的设计规则：

间距要求：随着工艺节点变小，不同层之间的最小间距要求变得更严格，需要更精确的布线和布局。
线宽要求：金属线、栅极和其他层的最小宽度要求减少，需要确保线宽符合更小的工艺规则。
过孔和接触孔：过孔（vias）和接触孔（contacts）的尺寸和间距要求变小，需要更加精确的布局。

更高的密度：

器件密度：工艺节点变小允许在相同的芯片面积上放置更多的晶体管和其他元件，这要求更高效的布局和布线策略。
寄生参数：随着密度增加，寄生电容和电阻变得更显著，需要在布局时考虑这些寄生效应。

电源和地线规划：

电源网络：由于更高的电流密度和功耗要求，需要更细致的电源和地线规划，避免电压降和功耗问题。
电源和地的层次结构：可能需要更多的电源和地线层，以确保电源和地的稳定性。

热管理：

热密度增加：随着器件密度增加，热密度也增加，需要考虑热管理和散热策略。
热效应：需要注意热效应对电路性能的影响，并在布局中考虑适当的热缓解措施。

热效应在集成电路设计中是一个重要的问题，因为过高的温度会影响器件的性能和可靠性。可以采取以下措施来避免或减少热效应对电路的影响：优化电源和地线网络（降低IR压降+均匀分布电流），使用多层金属布线（利用多层金属布线，可以将电流分散到多个层中），选择合适的器件布局（适当增加发热器件之间的间距;将热敏感器件（如模拟电路部分）布置在远离大功率发热器件的位置）

7.新工艺技术

1.BCD工艺（Bipolar-CMOS-DMOS工艺）是一种集成电路制造工艺，它结合了双极型晶体管（Bipolar Transistor）、CMOS（互补金属氧化物半导体）和DMOS（双扩散金属氧化物半导体）的特性，旨在利用各类晶体管的优势来制造高性能和高效能的集成电路。

双极型晶体管（Bipolar Transistor）：
特点：具有高增益和高速度，适合用于模拟电路和功率放大器。
优点：能够处理较大的电流和电压，适用于高功率应用。

CMOS（互补金属氧化物半导体）：
特点：功耗低、集成度高、逻辑速度快，广泛应用于数字电路和低功耗设计。
优点：适用于大规模集成电路设计，如微处理器和存储器。

DMOS（双扩散金属氧化物半导体）：
特点：具有高电压和高电流处理能力，适用于功率开关和驱动电路。
优点：能够提供低导通电阻和高开关速度，适用于功率管理和电源控制。

BCD工艺典型应用包括：

电源管理：电源管理IC（PMIC），用于电压调节、转换和功率分配。
汽车电子：应用于汽车中的电源控制模块、LED驱动器和传感器接口等。
工业控制：工业自动化中的驱动电路、功率放大器和电机控制器等。
消费电子：移动设备中的电池管理系统、音频放大器和显示驱动器等。

BCD工艺的优势：高集成度，多功能性，功率效率

高集成度：通过将不同类型的晶体管集成在同一芯片上，BCD工艺可以实现高集成度和高性能的电路设计。

多功能性：能够处理高功率、高电压和高速数字逻辑，使其适用于多种应用领域。

功率效率：利用DMOS晶体管的高效功率处理能力，提高整体功率效率，减少能耗。

一个典型的BCD工艺芯片可能包括：

双极型晶体管：用于模拟信号放大，处理高电流和高电压信号。
CMOS电路：用于逻辑控制和数字处理，确保低功耗和高集成度。
DMOS开关：用于功率开关和驱动电路，实现高效的功率管理。

通过这种组合，BCD工艺芯片可以在单一芯片上同时实现复杂的数字控制和高效的功率处理，满足现代电子设备对高性能和低功耗的需求。

FinFET（Fin Field-Effect Transistor，鳍式场效应晶体管）工艺是一种先进的半导体制造技术，用于制作比传统平面CMOS晶体管更小、更高效的晶体管。FinFET工艺通过使用三维结构来提高电路性能和功率效率，克服了平面晶体管在缩小尺寸时遇到的物理限制。

FinFET工艺的特点：

三维结构：FinFET晶体管的关键特征是其三维的“鳍”结构。栅极（Gate）包围在垂直的鳍（Fin）上，从多个方向控制沟道（Channel），提高了对电流的控制能力。
更好的电气控制：由于栅极包围了沟道的多个面（通常是三面），FinFET提供了更好的电气控制，这减少了漏电流，提高了晶体管的开关效率。
降低漏电流：FinFET结构有效地抑制了亚阈值泄漏电流（Subthreshold Leakage Current），这在缩小工艺节点时尤为重要，显著降低了静态功耗。
提高开关速度：由于更好的栅极控制和较低的漏电流，FinFET晶体管能够更快地切换，提高了电路的运行速度。

FinFET工艺的优势：

更高的性能：FinFET晶体管由于其结构可以提供更高的电流驱动能力和更快的开关速度，从而提高了电路的整体性能。
更低的功耗：通过减少漏电流和提高电流控制能力，FinFET工艺显著降低了静态和动态功耗，非常适合移动设备和高性能计算应用。
更好的电压控制：FinFET结构提供了更好的电压控制能力，减少了短沟道效应（Short Channel Effects），使得在更低的工作电压下仍能保持高性能。