Linux内核 -- 物理内存页分页规划之arm v7实现

ARMv7 两级页表初始化与地址规划

在 ARMv7 架构下，页表的地址规划是非常重要的，它直接影响到内存的管理和访问效率。为了更好地理解地址规划的原理，以下是一些关键点和示例。

1. 一级页表和二级页表的规划

对于一个 1GB 大小的 DDR 内存，虚拟地址到物理地址的映射需要合理的页表规划。以两级页表为例，假设页面大小为 4KB，下面是详细的规划方法：

一级页表规划

一级页表项的数量取决于虚拟地址空间的大小。在 ARMv7 下，一个一级页表项通常映射 1MB 的地址空间。

每个一级页表项大小为 4 字节
一个 1GB 地址空间需要 (1GB / 1MB = 1024) 个一级页表项
一级页表大小为 (1024 * 4 = 4096) 字节，即 4KB

二级页表规划

二级页表项的数量取决于一级页表项映射的地址空间和页面大小。在 ARMv7 下，一个二级页表项通常映射 4KB 的地址空间。

每个二级页表项大小为 4 字节
一个 1MB 地址空间需要 (1MB / 4KB = 256) 个二级页表项
一个一级页表项对应的二级页表大小为 (256 * 4 = 1024) 字节，即 1KB

2. 地址规划示例

假设我们有一个 1GB 的 DDR 内存，从物理地址 0x00000000 开始。下面是一个示例的虚拟地址到物理地址映射和页表地址规划：

一级页表

一级页表基地址：0x70000000
一级页表大小：4KB（包含 1024 个一级页表项）

二级页表

二级页表基地址：0x70001000（紧接着一级页表后面）
每个二级页表大小：1KB（包含 256 个二级页表项）
总共需要 1024 个二级页表，大小为 1024 * 1KB = 1MB

地址规划示例

一级页表基地址: 0x70000000 - 0x70000FFF (4KB)
二级页表基地址: 0x70001000 - 0x70100FFF (1MB)
物理内存基地址: 0x00000000 - 0x3FFFFFFF (1GB)

3. 页表初始化示例代码

#define PAGE_TABLE_SIZE (4096) // 4KB
#define NUM_L1_ENTRIES (1024)  // 一级页表条目数量
#define NUM_L2_ENTRIES (256)   // 二级页表条目数量unsigned int *init_page_tables() {// 分配一级页表和二级页表的内存unsigned int *l1_page_table = (unsigned int *)alloc_page_table_memory(PAGE_TABLE_SIZE);unsigned int *l2_page_tables = (unsigned int *)alloc_page_table_memory(PAGE_TABLE_SIZE * NUM_L1_ENTRIES);// 初始化一级页表for (int i = 0; i < NUM_L1_ENTRIES; i++) {unsigned int l2_base_addr = (unsigned int)(&l2_page_tables[i * NUM_L2_ENTRIES]);l1_page_table[i] = (l2_base_addr & 0xFFFFFC00) | 0x01; // 描述符类型}// 初始化二级页表for (int i = 0; i < NUM_L1_ENTRIES * NUM_L2_ENTRIES; i++) {unsigned int phys_page_addr = i * 0x1000; // 假设每个页面 4KBl2_page_tables[i] = (phys_page_addr & 0xFFFFF000) | 0x02; // 描述符类型和权限}return l1_page_table;
}void enable_mmu(unsigned int *l1_page_table) {unsigned int ttbr = (unsigned int)l1_page_table;asm volatile ("MCR p15, 0, %0, c2, c0, 0
" // 设置 TTBR0"MRC p15, 0, r0, c1, c0, 0
" // 读取系统控制寄存器"ORR r0, r0, #1
"            // 使能 MMU"MCR p15, 0, r0, c1, c0, 0
" // 写回系统控制寄存器:: "r" (ttbr): "r0");
}void setup_memory_mapping() {unsigned int *l1_page_table = init_page_tables();enable_mmu(l1_page_table);
}